**对比文件名称**：发明专利_JP2007526536A Method and apparatus for shuffling data
**目标专利名称**：在SIMD架构中用于通道混洗的混洗器电路
**本次调用的模型名称**：深度求索 DeepSeek-V3
### **特征比对表格**
| 第一栏：技术特征描述及公开性判断 | 第二栏：对比文件原文引用 | 第三栏：公开性论述 |
| **技术特征A**：《直接公开》<br>一种用于处理数据的装置， | [2] 図１Ａは、本発明の一実施例によるデータをシャッフルするための命令を実行する実行ユニットを有するプロセッサにより構成される一例となるコンピュータシステムのブロック図である。<br>译：图1A是本发明一个实施例的框图，示出了由具有执行单元的处理器构成的计算机系统的一个示例，该执行单元用于执行数据混洗指令。 | 对比文件明确公开了“计算机系统”（例如系统100），该系统包含处理器（102）等组件，这些组件共同构成了用于处理数据的“装置”。这与目标专利权利要求中上位概念的“装置”相对应。在对比文件的整体技术方案中，该装置用于执行包括数据混洗在内的数据处理，与目标专利中用于处理数据（特别是混洗）的装置所起的作用相同。因此，本领域技术人员能够毫无疑义地得出对比文件公开了“一种用于处理数据的装置”。 |
| **技术特征B**：《直接公开》<br>所述装置包括： 多个处理通道，所述处理通道中的每一个包括用以处理所述数据的电路，其中所述处理通道是以单指令多数据SIMD结构配置； | [2] ますます多くのコンピュータシステムがインターネットやマルチメディアアプリケーションに利用されると、時間の経過と共に追加的なプロセッサのサポートが導入されてきた。 例えば、ＳＩＭＤ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａｔａ）整数／浮動小数点命令とＳＳＥ（Ｓｔｒｅａｍｉｎｇ ＳＩＭＤ Ｅｘｔｅｎｓｉｏｎ）は、特定のプログラムタスクを実行するのに必要とする命令の合計数を減少させる命令である。 これらの命令は、複数のデータ要素に対するパラレル処理によりソフトウェアパフォーマンスをスピードアップすることが可能である。<br>译：随着越来越多的计算机系统被用于互联网和多媒体应用，随着时间的推移，额外的处理器支持已经被引入。例如，SIMD（单指令多数据）整数/浮点指令和SSE（流式SIMD扩展）是减少执行特定程序任务所需指令总数的指令。这些指令可以通过对多个数据元素的并行处理来加速软件性能。<br>[2] 実行ユニット１４２は、処理コア１５９により受信された命令を実行するのに利用される。 典型的なプロセッサ命令を認識するのに加えて、実行ユニット１４２は、ｐａｃｋｅｄデータ形式に対する処理を実行するため、ｐａｃｋｅｄ命令セット１４３の命令を認識することが可能である。<br>译：执行单元142用于执行由处理核心159接收的指令。除了识别典型的处理器指令外，执行单元142还能够识别分组指令集143中的指令，以对分组数据格式执行处理。 | 对比文件明确公开了SIMD结构，其用于对多个数据元素进行并行处理（见第一段引用）。处理数据的“电路”体现在执行单元（例如142）中，这些执行单元能够识别和执行SIMD指令（见第二段引用）。在SIMD架构中，每个并行处理的数据流可以对应一个“处理通道”（或称“线程”、“通道”），每个通道由执行单元中的相应电路（如ALU逻辑）处理其数据。这与目标专利说明书[0038]段“SIMD处理通道包含一或多个算术逻辑单元(ALU)”的描述一致。在对比文件的整体方案中，这些SIMD处理通道用于并行数据处理，与目标专利中为解决SIMD架构下数据混洗问题而设置的多个处理通道所起的作用（提供并行计算能力）相同。因此，本领域技术人员能够直接得出对比文件公开了以SIMD结构配置的、包含处理电路的多个处理通道。 |
| **技术特征C**：《隐含公开》<br>以及混洗器电路，其经配置以： 从所述处理通道的源子组接收数据； | [2] 本発明の実施例は、任意のサイズのデータを効率的に順序付け及び構成するため、ゼロクリア機能をｐａｃｋｅｄデータシャッフル命令（ＰＳＨＵＦＢ）に提供する。<br>译：本发明的实施例提供了一种具有清零功能的分组数据混洗指令（PSHUFB），用于高效地对任意大小的数据进行排序和排列。<br>[2] ＰＳＨＵＦＢ命令は、第２ソースレジスタのシャッフル制御バイトの内容に従って、第１ソースレジスタからのバイトをシャッフルする。<br>译：PSHUFB指令根据第二源寄存器中的混洗控制字节的内容，对第一源寄存器中的字节进行混洗。<br>[2] 図５は、本発明によるシャッフルマスクに基づくデータオペランドに対してシャッフル処理を実行するロジックの一実施例のブロック図である。<br>译：图5是根据本发明的基于混洗掩码对数据操作数执行混洗处理的逻辑的一个实施例的框图。 | 对比文件的核心是“PSHUFB”指令及其执行逻辑（图5中的“shuffle logic 530”），这构成了一个“混洗器电路”。该电路接收两个源操作数：一个是包含待混洗数据的“第一源寄存器”（例如DATA 520），另一个是包含混洗模式的“第二源寄存器”（例如MASK 510）。在SIMD上下文中，第一源寄存器中的数据可以来自多个处理通道的输出。目标专利的“源子组”是指少于全部处理通道的一组处理通道。对比文件虽然没有明确使用“子组”一词，但其PSHUFB指令操作的是单个源寄存器（如128位寄存器）内的数据，该寄存器容纳的数据量必然小于整个SIMD阵列中所有通道可能产生的总数据量（除非寄存器数量与通道数一致，但通常不是）。因此，执行PSHUFB指令本质上就是从处理通道的一个子集（即其数据被存入该源寄存器的那些通道）接收数据。本领域技术人员可以合理推断，在SIMD系统中，混洗操作的数据源可以是所有通道数据的一个子集（一个寄存器所容纳的部分）。因此，该技术特征被对比文件隐含公开。 |
| **技术特征D**：《直接公开》<br>响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从所述处理通道的所述源子组接收的所述数据重排序； | [2] ＰＳＨＵＦＢ命令は、第２ソースレジスタのシャッフル制御バイトの内容に従って、第１ソースレジスタからのバイトをシャッフルする。<br>译：PSHUFB指令根据第二源寄存器中的混洗控制字节的内容，对第一源寄存器中的字节进行混洗。<br>[2] シャッフルロジック５３０は、マスクオペランド５１０の値に基づき、ソースデータオペランド５２０からデータ要素を選択し、選択されたデータ要素を結果５４０の適切な位置に整理／シャッフルする。<br>译：混洗逻辑530基于掩码操作数510的值，从源数据操作数520中选择数据元素，并将所选数据元素排列/混洗到结果540的适当位置。 | 对比文件明确公开了“PSHUFB”指令，该指令指示混洗操作，即根据掩码（第二操作数）将数据从源位置重新排序到目标位置。这直接对应于“指示处理通道中的至少一些将数据输出到处理通道中的另一个的指令”。执行该指令的“shuffle logic 530”则响应于此指令，将接收到的源数据（来自第一源寄存器，即“源子组”的数据）进行重排序（“选择...并排列/混洗”）。因此，该技术特征被对比文件直接公开。 |
| **技术特征E**：《隐含公开》<br>以及将经重排序数据分别输出到全部所述处理通道， | [2] シャッフルロジック５３０は、マスクオペランド５１０の値に基づき、ソースデータオペランド５２０からデータ要素を選択し、選択されたデータ要素を結果５４０の適切な位置に整理／シャッフルする。<br>译：混洗逻辑530基于掩码操作数510的值，从源数据操作数520中选择数据元素，并将所选数据元素排列/混洗到结果540的适当位置。<br>[2] 結果５４０は、Ｏ、Ｋ、Ｊ、「０」、Ｃ、Ｏ、Ｇ、Ｇ、Ｆ、「０」、Ｅ、Ｉ、Ｉ、Ｇ、Ｎ及びＡの１６個のデータセグメントから構成される。<br>译：结果540由O、K、J、“0”、C、O、G、G、F、“0”、E、I、I、G、N和A这16个数据段组成。 | 对比文件公开了混洗逻辑产生一个结果（540），该结果是一个完整的数据块（例如128位）。在SIMD架构中，该结果数据块通常需要被写回到寄存器或存储器，以供后续指令使用。虽然对比文件没有明确描述将结果“分别输出到全部处理通道”，但根据SIMD编程模型和对比文件图5、7所示的上下文，混洗结果（RESULT）作为一个整体产生。本领域技术人员可以合理推断，在典型的SIMD执行模型中，一次混洗操作产生的结果向量可以被广播或分发到需要该结果的后续操作中，或者存储到一个目标寄存器中，该寄存器的内容随后可以被所有处理通道（或至少是活动的通道）作为输入读取。目标专利的“输出到全部处理通道”是描述混洗器电路输出数据的一种方式，而对比文件的混洗逻辑产生完整的混洗结果向量，这在功能上是等效的。因此，该技术特征被对比文件隐含公开。 |
| **技术特征F**：《隐含公开》<br>其中所述处理通道的目的地子组将所述经重排序数据存储于对应寄存器中， | [2] 一実施例では、シャッフルＰＳＨＵＦＢ命令は、１つのマイクロ処理に復号される。<br>译：在一个实施例中，PSHUFB混洗指令被解码为一个微操作。<br>[2] 一実施例では、ＲＥＳＵＬＴＡＮＴ５４０はまた、ＭＭＸまたはＸＭＭデータレジスタである。<br>译：在一个实施例中，结果540也是MMX或XMM数据寄存器。 | 对比文件公开了混洗指令（PSHUFB）的执行会产生一个结果（RESULT 540），并且该结果可以存储在一个数据寄存器（如MMX/XMM寄存器）中。在SIMD架构中，寄存器与处理通道相关联，用于存储通道的数据。目标专利的“目的地子组”是指将接收并存储混洗结果的那些处理通道。虽然对比文件没有明确划分“目的地子组”，但其混洗结果存储到寄存器中，意味着该寄存器的内容被更新。本领域技术人员可以合理推断，在SIMD执行中，混洗操作的结果最终会存储到某些寄存器中，这些寄存器对应着需要接收新数据的处理通道（即“目的地子组”）。因此，该技术特征被对比文件隐含公开。 |
| **技术特征G**：《隐含公开》<br>且其中除所述处理通道的所述目的地子组外的所述处理通道丢弃所述接收的经重排序数据。 | [2] シャッフル制御バイトの最上位ビット（ＭＳＢ）、本実施例ではビット７が設定されている場合、定数ゼロが結果のバイトに書き込まれる。<br>译：如果混洗控制字节的最高有效位（MSB），在本实施例中是位7，被设置，则常数零被写入结果的字节。<br>[2] マスクオペランド５１０の左から４番目のデータ要素位置におけるシャッフルマスクは、０ｘ８Ｆである。 シャッフルロジック５１０は、「ゼロ設定」フィールドがマスクのビット８における「１」により示されるように設定されていると認識する。 これに応答して、ゼロ設定指示は選択フィールドに優先し、シャッフルロジック５１０は、当該マスクの選択フィールドの１６進数「Ｆ」を無視する。 「０」が、結果５４０の左から４番目の対応するデータ要素位置に配置される。<br>译：掩码操作数510左起第四个数据元素位置的混洗掩码是0x8F。混洗逻辑510识别出“清零”字段通过掩码中位8的“1”被设置。响应于此，清零指示优先于选择字段，混洗逻辑510忽略该掩码选择字段的十六进制值“F”。“0”被放置在结果540左起第四个对应的数据元素位置。 | 对比文件公开了PSHUFB指令具有“清零（zeroing-out）”功能：当掩码的特定位（如最高位）被设置时，结果的相应数据元素位置将被写入零（0）。这提供了一种机制，使得结果的某些位置不包含来自源的有效数据，而是被“清零”。在目标专利中，“丢弃”数据意味着处理通道不将接收的数据存储到其寄存器中。对比文件的“清零”功能在效果上类似于“丢弃”：对于结果中被清零的位置，对应的处理通道（或数据路径）最终得到的是零值，而不是来自其他通道的混洗数据。虽然实现机理不同（一个是主动写零，另一个是不允许存储），但都能达到使某些通道不获得有效混洗数据的效果。本领域技术人员可以从对比文件的“清零”功能合理推断出，可以通过控制掩码来实现仅让部分通道（即掩码未设置清零位的对应位置）获得有效混洗数据，而其他通道获得零值（可视为一种丢弃形式）。因此，该技术特征被对比文件隐含公开。 |
| **技术特征H**：《隐含公开》<br>控制器电路，其经配置以允许所述处理通道的所述目的地子组的所述对应寄存器存储所述经重排序数据。 | [2] 図２は、本発明によるシャッフル処理を実行するロジック回路を有する一実施例によるプロセッサ２００のマイクロアーキテクチャのブロック図である。<br>译：图2是根据本发明的一个实施例的处理器200的微架构框图，该处理器具有执行混洗处理的逻辑电路。<br>[2] インオーダフロントエンド２０１は、実行されるマクロ命令をフェッチし、プロセッサパイプラインにおける以降の利用のためそれらを用意するプロセッサ２００の一部である。<br>译：顺序前端201是处理器200的一部分，用于获取要执行的宏指令，并为处理器流水线中的后续使用准备它们。<br>[2] 命令デコーダ２２８がそれらをマシーンが実行方法を知っているマイクロ命令またはマイクロ処理（マイクロｏｐまたはｕｏｐとも呼ばれる）と呼ばれるプリミティブに復号する。<br>译：指令解码器228将它们解码为机器知道如何执行的、称为微指令或微操作（也称为微操作或uop）的基元。 | 对比文件图2所示的处理器微架构中包含“指令解码器228”和“前端201”等控制逻辑。这些电路负责获取、解码指令，并将解码后的微操作（uop）分发到执行单元（包括混洗逻辑）。目标专利的“控制器电路”负责允许特定寄存器存储数据。在对比文件的上下文中，指令解码器和调度逻辑通过解码PSHUFB指令并产生相应的控制信号，来“允许”混洗逻辑执行并将结果写回目标寄存器（例如结果540所在的寄存器）。虽然对比文件未明确描述一个独立的、专门用于“允许寄存器存储”的控制器，但处理器中负责指令解码和执行的整个控制逻辑（前端、解码器、调度器）共同实现了这一功能。本领域技术人员可以合理推断，要执行一条存储结果的指令（如PSHUFB），必然需要控制电路来确保结果被正确地写入目标寄存器。因此，该技术特征被对比文件隐含公开。 |
| **技术特征I**：《未公开》<br>其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，所述控制器电路经配置以基于偏移确定所述多个排组中的一个的排组标识以及具有所确定排组标识的所述排组中的一个内的处理通道的通道标识，且所述控制器电路经配置以基于所述所确定排组标识和通道标识而允许所述处理通道的所述目的地子组的所述对应寄存器存储所述经重排序数据。 | 未在对比文件中找到相应内容。 | 目标专利的该特征描述了将处理通道组织成“排组”（例如，8个通道组成一个排组），以及控制器利用“偏移”来计算具体的排组ID和通道ID，并基于此控制哪个子组的寄存器可以存储数据。这是实现其分段混洗（子组操作）的关键控制机制。对比文件完全没有提及将SIMD通道分组为“排组”的概念，也没有描述基于“偏移”来计算排组标识和通道标识，并据此控制寄存器存储的机制。对比文件的PSHUFB指令操作是基于掩码（mask）进行索引选择，掩码直接编码了源数据的位置，不涉及通过偏移计算排组和通道ID的逻辑。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| **技术特征J**：《未公开》<br>其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，其中为了从所述源子组接收数据，所述混洗器电路经配置以从仅一个排组接收数据，且其中为了输出所述经重排序数据，所述混洗器电路输出的所述经重排序数据输出到所述排组中的每一个。 | 未在对比文件中找到相应内容。 | 该特征进一步限定了基于“排组”的分段混洗操作模式：混洗器每次只从一个排组接收数据（源子组），但将混洗结果广播到所有排组。这是目标专利减少硬件互连（非全通道到全通道纵横制）的核心设计。对比文件完全没有“排组”的概念。其PSHUFB指令操作于整个源寄存器（例如128位），该寄存器可能包含来自多个通道的数据，但没有“每次仅从一个排组接收”的限制。同时，其结果写入一个目标寄存器，没有“广播到所有排组”的描述。因此，对比文件未公开该技术特征。 |
| **技术特征K**：《隐含公开》<br>其中所述混洗器电路经配置以基于由所述指令界定的偏移将所述数据重排序。 | [2] ＰＳＨＵＦＢ命令は、第２ソースレジスタのシャッフル制御バイトの内容に従って、第１ソースレジスタからのバイトをシャッフルする。<br>译：PSHUFB指令根据第二源寄存器中的混洗控制字节的内容，对第一源寄存器中的字节进行混洗。<br>[2] シャッフル制御バイトの下位ニブル、すなわち下位４ビットで、ソースデータオペランド７２１の可能な１６個のデータ要素の何れかを選択するのに十分である。<br>译：混洗控制字节的低位半字节，即低4位，足以从源数据操作数721的16个可能的数据元素中选择任何一个。 | 目标专利的“偏移”是指示数据移动距离的参数（如向左移动10个通道）。对比文件的PSHUFB指令使用“混洗控制字节”（掩码）来指定每个结果位置应从源操作数的哪个位置取数据。掩码的低位部分（例如4位）实际上编码了一个索引值，这个索引值可以理解为一种广义的“偏移”——它指定了源数据元素相对于其原始位置的“偏移”（即新的索引位置）。虽然实现方式不同（目标专利用统一偏移计算，对比文件用每个位置的独立索引掩码），但两者都是为了“基于指令界定的参数将数据重排序”。本领域技术人员可以理解，PSHUFB指令的掩码内容是由指令（或编译时）确定的，它定义了数据重排序的“模式”，其中包含了每个目标位置所需的数据“偏移”信息。因此，该技术特征被对比文件隐含公开。 |
| **技术特征L**：《未公开》<br>其中所述混洗器电路经配置以：从所述处理通道的连续源子组接收数据；响应于指示所述处理通道中的每一个将数据输出到所述处理通道中的另一个的所述指令而将从所述处理通道的所述连续源子组接收的所述数据重排序；以及将所述经重排序数据输出到所述处理通道，其中所述处理通道的连续目的地子组将所述经重排序数据存储于对应寄存器中。 | 未在对比文件中找到相应内容。 | 该特征描述了混洗器电路通过迭代操作完成整个混洗过程：依次从连续的源子组（如连续的排组）接收数据，重排序后输出，并由连续的目的地子组存储。这同样是实现其分段混洗、减少硬件复杂度的关键操作流程。对比文件的PSHUFB指令被描述为一次完成整个数据块的混洗（例如，一次混洗16个字节）。没有描述需要多次迭代、处理连续子组的概念。一次PSHUFB操作的结果就包含了所有目标位置的最终数据，不存在“连续目的地子组”在不同时间周期内依次存储结果的情况。因此，对比文件未公开该技术特征。 |
| **技术特征M**：《未公开》<br>其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，所述装置进一步包括：多路复用器，其耦合到所述排组中的每一个和所述混洗器电路的输入接口；控制器电路，其经配置以经由所述多路复用器将所述多个排组中包含所述处理通道的所述源子组的排组选择性耦合到所述混洗器电路；以及多路分用器，其耦合到所述排组中的每一个和所述混洗器的输出接口，其中所述多路分用器经配置以将所述经重排序数据广播到所述排组。 | 未在对比文件中找到相应内容。 | 该特征具体限定了为实现分段混洗和广播而采用的硬件互连结构，包括多路复用器（MUX）和多路分用器（DEMUX）。这是目标专利物理实现的关键细节。对比文件完全没有提及“排组”，因此自然也没有描述连接排组与混洗器电路的MUX和DEMUX。图6所示的混洗逻辑600内部有多路复用器（8:1 MUX， 3:1 MUX），但这些是用于在混洗逻辑内部根据掩码选择数据的，而不是用于在处理器阵列的排组之间进行路由选择。因此，对比文件未公开该技术特征。 |
| **技术特征N**：《直接公开》<br>其中为了接收数据，所述混洗器电路经配置以接收用于处理通道的所述源子组的每一处理通道的完整标量或向量值，其中为了将所述数据重排序，所述混洗器电路经配置以将从处理通道的所述源子组的每一处理通道接收的所述完整标量或向量值重排序，且其中为了输出所述经重排序数据，所述混洗器电路经配置以将所述经重排序数据的所述完整标量或向量值输出到所述处理通道。 | [2] 本発明の実施例は、任意のサイズのデータを効率的に順序付け及び構成するため、ゼロクリア機能をｐａｃｋｅｄデータシャッフル命令（ＰＳＨＵＦＢ）に提供する。 一実施例では、データはバイト粒度によりレジスタにおいてシャッフルまたは再構成される。<br>译：本发明的实施例提供了一种具有清零功能的分组数据混洗指令（PSHUFB），用于高效地对任意大小的数据进行排序和排列。在一个实施例中，数据在寄存器中以字节粒度进行混洗或重新排列。<br>[2] ここで、データセグメントとは、等しい長さを有し、それぞれは１バイト（８ビット）データから構成される。 各データ要素がワード（１６ビット）、ダブルワード（３２ビット）またはクワドワード（６４ビット）である場合、１２８ビットオペランドはそれぞれ、８ワード長、４ダブルワード長または２クワドワード長データ要素を有するであろう。<br>译：这里，数据段具有相等的长度，每个数据段由1字节（8位）数据构成。如果每个数据元素是字（16位）、双字（32位）或四字（64位），那么128位操作数将分别具有8个字符、4个双字长或2个四字长的数据元素。 | 对比文件明确公开了PSHUFB指令对“分组数据（packed data）”进行操作，数据元素可以是字节、字、双字等完整的数据值（见引用）。混洗逻辑530接收完整的源数据操作数（如DATA 520，包含16个字节），并输出完整的结果数据操作数（RESULT 540，也包含16个字节）。这直接对应于处理“完整标量或向量值”。在SIMD上下文中，这些数据值就是来自各个处理通道的完整输出。因此，本领域技术人员能够毫无疑义地得出对比文件公开了混洗器电路接收、重排序和输出完整数据值。 |
| **技术特征O**：《隐含公开》<br>其进一步包括图形处理单元GPU，其中所述GPU包括所述多个处理通道。 | [2] システムロジックチップ１１６は、グラフィックコントローラ１１２と接続するためのグラフィックポートを設けることが可能である。<br>译：系统逻辑芯片116可以提供一个图形端口以连接图形控制器112。<br>[2] グラフィックカード１１２は、ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）インタコネクト１１４を介しＭＣＨ１１６と接続される。<br>译：图形卡112通过AGP（加速图形端口）互连114连接到MCH 116。<br>[2] メディアアプリケーションは、１０年以上の間にマイクロプロセッサの進歩の原動力となってきた。 実際、近年のほとんどの計算力向上は、メディアアプリケーションにより駆動されてきた。<br>译：媒体应用在过去十多年中一直是微处理器进步的动力。事实上，近年来大多数计算能力的提高都是由媒体应用驱动的。 | 对比文件提到了“图形控制器”（graphic controller）和“图形卡”（graphic card），这些是GPU的组成部分或早期形式。其背景技术部分强调了媒体应用（如图形、视频）是驱动处理器技术进步的重要力量，而SIMD指令（如PSHUFB）正是为了加速此类应用。虽然对比文件主要从通用处理器或协处理器角度描述SIMD和混洗指令，但本领域技术人员公知，GPU是SIMD架构的典型代表，且图形处理是SIMD技术的重要应用领域。因此，可以合理推断，对比文件所公开的具有SIMD处理通道和混洗功能的技术，可以应用于或包含在图形处理单元（GPU）中。因此，该技术特征被对比文件隐含公开。 |
| **技术特征P**：《直接公开》<br>其中所述装置包括以下各项中的一者：集成电路；微处理器；或无线通信装置。 | [2] ここで説明される実施例は、マイクロプロセッサに関して説明されるが、それに限定されるものではない。 以下の実施例はプロセッサに関して説明されるが、他の実施例は、他のタイプの集積回路やロジック装置に適用可能である。<br>译：这里描述的实施例是针对微处理器描述的，但并不限于此。以下实施例是针对处理器描述的，但其他实施例可适用于其他类型的集成电路或逻辑器件。<br>[2] 携帯型装置のいくつかの例として、携帯電話、インターネットプロトコル装置、デジタルカメラ、携帯情報端末（ＰＤＡ）及び携帯型ＰＣがあげられる。<br>译：便携式设备的一些例子包括移动电话、互联网协议设备、数码相机、个人数字助理（PDA）和便携式PC。 | 对比文件明确其教导适用于“微处理器”（第一段引用）和“集成电路”（第一段引用）。同时，在描述应用领域时，明确列举了“移动电话”（即无线通信装置）作为便携式设备的例子（第二段引用）。因此，对比文件直接公开了该装置可以是集成电路、微处理器或无线通信装置中的一者。 |
<<<A>>><<<B>>><<<D>>><<<N>>><<<P>>>
<<<c>>><<<e>>><<<f>>><<<g>>><<<h>>><<<k>>><<<o>>>