非显而易见杯

专利无效挑战赛

目标专利:400具有内建负载衰减器的宽带数/模转换器

专利公开号:CN102549929B

专利权人:高通股份有限公司

无效请求书提交日期:2026年


上一项目 下一项目

非显而易见性评估仅供参考,不构成法律建议。



权利要求列表点击可跳转

序号 权利要求内容

1

一种用于数/模转换的电路,其包括: 数/模转换器DAC,其具有第一输出端和第二输出端,其中所述DAC包括双级联电流源和差动电流模式开关DCMS; 直流DC补偿级,其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端;以及负载衰减器,其经适配以起隔离级的作用且具有第一输入端和第二输入端,其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端,且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。

2

根据权利要求1所述的电路,其中所述双级联电流源具有输出端且所述DCMS具有输入端,且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。

3

根据权利要求1所述的电路,其中所述双级联电流源包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。

4

根据权利要求3所述的电路,其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻,其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻,且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。

5

根据权利要求2所述的电路,其中所述DCMS包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端,所述第一PMOS晶体管的栅极连接到第一数据输入端,且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端,所述第二PMOS晶体管的栅极连接到第二数据输入端,且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。

6

根据权利要求1的电路,其中所述DC补偿级包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到导轨电压,其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端,且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述导轨电压,其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端,且其中所述第二PMOS晶体管的栅极连接到VBP。

7

根据权利要求1所述的电路,其中所述负载衰减器包括: 第一放大器,其中所述第一放大器的正输入端接收第一参考信号; 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端,其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端,且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端; 第二放大器,其中所述第二放大器的正输入端接收第二参考信号; 第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端,其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端,且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。

8

根据权利要求7所述的电路,其中所述第一放大器和第二放大器具有转移函数,其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导,且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。

9

根据权利要求1所述的电路,其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。

10

根据权利要求1所述的电路,其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动,从而减小所述DAC的信号/代码相依行为。

11

根据权利要求1所述的电路,其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。

12

根据权利要求1所述的电路,其进一步包括连接到所述负载衰减器的输出端的滤波器。

13

根据权利要求1所述的电路,其中所述DAC是低功率高分辨率宽带DAC。

14

一种用于实施具有内建负载衰减器的宽带数/模转换器DAC的方法,所述DAC具有第一输出端和第二输出端,所述方法包括:通过电流源产生电流,其中所述电流源是双级联电流源; 将所述所产生的电流施加到差动电流模式开关DCMS; 使用所述DCMS将数字信号转换成模拟信号; 使所述模拟信号通过负载衰减器,所述负载衰减器起隔离器的作用且具有第一输入端和第二输入端;以及使用DC补偿级向所述模拟信号增加直流DC分量; 其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。

15

根据权利要求14所述的方法,其中所述双级联电流源具有输出端且所述DCMS具有输入端,且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。

16

根据权利要求14所述的方法,其中所述双级联电流源包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。

17

根据权利要求16所述的方法,其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻,其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻,且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。

18

根据权利要求15所述的方法,其中所述DCMS包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端,所述第一PMOS晶体管的栅极连接到第一数据输入端,且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端,所述第二PMOS晶体管的栅极连接到第二数据输入端,且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。

19

根据权利要求14的方法,其中所述DC补偿级包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到导轨电压,其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端,且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述导轨电压,其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端,且其中所述第二PMOS晶体管的栅极连接到VBP。

20

根据权利要求14所述的方法,其中所述负载衰减器包括: 第一放大器,其中所述第一放大器的正输入端接收第一参考信号; 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端,其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端,且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端; 第二放大器,其中所述第二放大器的正输入端接收第二参考信号; 第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端,其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端,且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。

21

根据权利要求20所述的方法,其中所述第一放大器和第二放大器具有转移函数,其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导,且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。

22

根据权利要求14所述的方法,其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。

23

根据权利要求14所述的方法,其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动,从而减小所述DAC的信号/代码相依行为。

24

根据权利要求14所述的方法,其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。

25

根据权利要求14所述的方法,其进一步包括对所述负载衰减器的输出进行滤波。

26

根据权利要求14所述的方法,其中所述DAC为低功率高分辨率宽带DAC。

27

一种具有具有内建负载衰减器的宽带数/模转换器DAC的无线装置,其包括:用于通过电流源产生电流的装置,其中所述电流源是双级联电流源; 用于将所述所产生的电流施加到差动电流模式开关DCMS的装置; 用于使用所述DCMS将数字信号转换成模拟信号的装置; 用于使所述模拟信号通过负载衰减器的装置,所述负载衰减器起隔离器的作用;以及用于使用DC补偿级向所述模拟信号增加直流DC分量的装置; 其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。


对比文件列表

编号 名称
0 2007-06-07_US2007129030A_发明申请_US20070129030A1 High dynamic range pre-power amplifier incorporating digital attenuator_+++A_d_w+++.docx
0 2003-05-15_WO2003041108A_发明申请_WO2003041108A2 CATHODE FABRICATION.docx
0 2003-05-15_WO2003041108A_发明申请_WO2003041108A3 CATHODE FABRICATION.docx
0 2003-08-12_US6605990B_发明授权_US06605990B2 Balanced transformer-less amplifier and an offset detection and correction system therefore_+++A_c+++.docx
0 2003-12-23_US6668164B_发明授权_US06668164B2 Method and apparatus for reducing intermodulation distortion in a low current drain automatic gain control system_+++a+++.docx
0 2004-05-18_US6738006B_发明授权_US06738006B1 Digital_analog converter including gain control for a sub-digital_analog converter_+++H_a_g_k_w+++.docx
0 2005-01-27_JP2004504738A_发明专利_JP2004504738A5 JP2004504738A5 -_+++A_E_b_c_d_u_v+++.docx
0 2005-05-31_US6900752B_发明授权_US06900752B2 Stepwise zero-data-detection mute circuit_+++A+++.docx
0 2006-04-18_US7029881B_发明授权_US07029881B1 Methods for constructing DNA library and support carrying DNA library immobilized thereon.docx
0 2007-01-02_US7158065B_发明授权_US07158065B2 Signal driving circuits_+++A_d+++.docx
0 2007-04-03_US7199742B_发明授权_US07199742B2 Digital-to-analog converter and related level shifter thereof_+++A_B_G_H_I_K_L_v+++.docx
0 2003-02-21_JP2003051331A_发明专利_JP2003051331A Fuel cell power source device.docx
0 2007-06-13_JP3928154B_发明专利_JP3928154B2 Fuel cell power supply device.docx
0 2009-03-05_WO2009028130A_发明申请_WO2009028130A1 D/Aコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器.docx
0 2009-03-19_US2009075771A_发明申请_US20090075771A1 SELF-CONTAINED ROTARY ACTUATOR.docx
0 2009-05-05_US7528754B_发明授权_US07528754B1 Finite impulse response digital to analog converter_+++A_B_x+++.docx
0 2009-08-13_US2009201186A_发明申请_US20090201186A1 CURRENT STEERING DAC AND VOLTAGE BOOSTER OF SAME_+++A_H_I_b_g_k_l_x+++.docx
0 JP2001160744A_Description_20260321_0233_+++A_K_L_u_v_x+++.docx
0 US6100774A_Description_20260321_0233.docx
0 US2002030619A1_Description_20260321_0233_+++A_B_D_G_H_I_K_L_U_t_v_x+++.docx
0 US2002182461A1_Description_20260321_0233.docx
0 US2004080441A1_Description_20260321_0233_+++A_X_w+++.docx
0 1999-09-28_None_发明专利_JPH11264299A Internal pipe ventilating method and exhauting device.docx
0 1929-02-05_US1701316A_发明授权_US1701316A Package.docx
0 1935-09-03_US2013627A_发明授权_US2013627A Cylinder head.docx
0 1948-06-08_US2442885A_发明授权_US2442885A Flask retainer.docx
0 1960-11-08_US2959677A_发明授权_US2959677A Gas analysis.docx
0 1970-10-20_US3535384A_发明授权_US3535384A Stabilization of chloroacetaldehydes.docx
0 1992-11-17_US5164856A_发明授权_US5164856A Transmittance-adjustable window.docx
0 1993-02-09_None_外观设计_USD333130S Portable computer.docx
0 1997-05-13_US5628420A_发明授权_US5628420A Rollable container.docx
0 1997-06-05_AU7719196A_发明专利_AU7719196A Wire distribution system and a method of forming wire distribution system.docx
0 1997-09-04_WO1997018609A_发明申请_WO9718609A3 Wire distribution system and method of forming wire distribution system.docx
0 1900-08-28_US656695A_发明授权_US656695A Apparatus for degreasing wool.docx
0 2001-05-20_IL135010A_发明专利_IL135010A HIGH UNIFORMITY MICROSTRIP TO MODIFIED-SQUARE-AX INTERCONNECT.docx
0 2001-05-20_IL135010A_发明专利_IL135010A0 HIGH UNIFORMITY MICROSTRIP TO MODIFIED-SQUARE-AX INTERCONNECT.docx
0 2001-12-11_US6329940B_发明授权_US06329940B1 Current switching circuitry_+++A_b_c_d_f_g_h_i_k_l_t_u_v+++.docx
0 2002-03-05_US6353404B_发明授权_US06353404B1 D_A conversion apparatus and D_A conversion method_+++A+++.docx
0 2002-03-21_US2002035061A_发明申请_US20020035061A1 COMPOSITIONS AND METHODS FOR TREATING INFECTIONS USING CATIONIC PEPTIDES ALONE OR IN COMBINATION WITH ANTIBIOTICS.docx
0 2002-07-16_JP2002521946A_发明专利_JP2002521946A It interconnects a square ax which is deformed with a high uniformity of the microstrip.docx
0 2002-12-04_EP1262361A_发明公开_EP1262361A2 Control device for a fuel cell.docx
0 2002-12-04_EP1262361A_发明公开_EP1262361A3 Control device for a fuel cell.docx
0 2003-01-27_JP3370076B_发明专利_JP3370076B2 Interconnections between the rectangular coaxial transmission line which is modified with high uniformity of the microstrip.docx

权利要求1

一种用于数/模转换的电路,其包括: 数/模转换器DAC,其具有第一输出端和第二输出端,其中所述DAC包括双级联电流源和差动电流模式开关DCMS; 直流DC补偿级,其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端;以及负载衰减器,其经适配以起隔离级的作用且具有第一输入端和第二输入端,其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端,且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

在处理专利无效宣告程序时,精准的权利要求解释以及与对比文件原文的严密比对是构建稳固无效理由的关键。这份目标专利的核心在于通过引入隔离和补偿机制来解决宽带DAC在高速运作下的信号/代码相依行为(失真)问题。

以下紧密结合目标专利说明书对权利要求1进行解释,并提供详细的特征比对与最接近现有技术(CPA)的分析。

一、 权利要求1的技术特征解释

结合目标专利说明书(特别是段落 [0036]、[0043]、[0048]),权利要求1中的关键特征可作如下精准解释:

  1. 双级联电流源 (Double cascaded current source):说明书指出其主要功能是增加DAC的输出阻抗(R_dac),以提升高分辨率。

  2. 差动电流模式开关 (DCMS):负责接收数字信号并将电流导向不同的输出端。

  3. 负载衰减器 (Load attenuator) 及其隔离作用:这是本专利的核心。负载衰减器作为“隔离级(Isolation stage)”,使得衰减器之后的任何电压摆动都不会被DAC发现,从而最小化代码相依行为(distortion),并实现低阻抗节点的快速释放短时脉冲波形干扰(glitch energy)。

  4. 直流(DC)补偿级 (DC compensation stage):说明书明确指出,该补偿级不仅向模拟输出添加DC分量,更重要的是提供额外电流(约正常电流的25%)以使能负载衰减器在整个操作区域内的正常运作。


二、 对比文件特征公开比对表

通过全面审阅提供的8篇对比文件,D1 (US6329940B1) 和 D6 (JP2004504738A5) 在系统架构和解决的技术问题上与本专利最为切合。以下为权利要求1各项技术特征的详细比对:

权利要求1 技术特征 D1: US6329940B1 的公开情况 D6: JP2004504738A5 的公开情况 其他文件公开情况
A: 一种用于数/模转换的电路,包括具有第一、第二输出端的DAC 毫无异议公开。D1描述了一种Current-steering DAC,具有第一连接线A和第二连接线B(即输出端)。 毫无异议公开。D6描述了切换式电流源DAC,具有正/负输出线。 D2-D5均有公开。
B: 所述DAC包括双级联电流源和差动电流模式开关DCMS 实质公开了DCMS,未明确双级联。D1公开了差动开关电路(differential switching circuits 4,包含晶体管S1, S2),以及恒流源14。但未明确限定电流源为“双级联”。 实质公开了开关阵列。D6公开了电流源阵列12和开关阵列14,但未明确公开双级联结构。 D5 (US6738006B1) 毫无异议公开了采用级联(Cascode)晶体管的电流源结构(如M1与M5串联)。
C: 直流DC补偿级,具有连接到DAC输出端的第一、第二输出端 实质公开。D1公开了泄放电流源(bleed current sources 18, 20),连接到中间节点IN1和IN2。 实质公开。D6公开了第1和第2折叠电流源(folded current sources 50, 52),连接到正负输出线。 /
D: 负载衰减器,经适配以起隔离级的作用且具有第一、第二输入端 实质公开(等效功能)。D1公开了共源共栅晶体管(cascode transistors 22, 24),其核心作用就是**屏蔽(shielding)**主开关晶体管免受输出端电位变化的影响(即隔离作用)。 毫无异议公开。D6直接公开了跟踪和减衰(T/A)回路(20),包含减衰开关。 /
E: DAC的输出端和DC补偿级的输出端被输入进负载衰减器的输入端 毫无异议公开。D1中,主开关S1/S2(DAC输出)和泄放电流源18/20(DC补偿)的节点IN1/IN2,共同连接到共源共栅晶体管22/24(隔离级)的源极。 毫无异议公开。D6的开关阵列输出与折叠电流源输出共同作用于减衰回路。 /
F: DC补偿级提供额外电流以使能负载衰减器在整个操作区域上操作 毫无异议公开。D1明确指出,提供泄放电流 $I_{BLEED}$ 的目的是确保当主开关处于OFF状态时,仍有电流流过共源共栅晶体管22/24,以维持其在ON(开启)状态 (Maintain the cascode transistor in the ON condition)。这与特征F完全一致。 未明确记载该特定协同逻辑。D6的折叠电流源主要用于提供/吸收差动电流。 /

三、 创造性分析及最接近的现有技术(CPA)评定

1. 确定最接近的现有技术 (CPA)

在无效宣告的创造性分析中,D1 (US6329940B1) 是最适合作为最接近的对比文件 (CPA) 的。

  • 解决的整体技术问题相同:目标专利旨在解决宽带DAC中,由于输出电压摆动导致的DAC代码相依行为(失真、延迟)。D1明确记载其要解决的问题是“DAC输出电压变化导致差动开关电路寄生电容充放电,从而引起与输出电压相关的延迟(signal-dependent delay)”。两者的技术初衷高度一致。

  • 技术效果和架构实质相同:目标专利采用“负载衰减器(隔离)+ DC补偿(额外电流供电)”;D1采用“Cascode晶体管(隔离/屏蔽)+ Bleed电流源(维持Cascode开启的额外电流)”。两者在硬件连接拓扑和电气信号流向上具有极高的映射度。

D6 (JP2004504738A5) 虽然在字面上出现了“减衰回路”,但其解决的问题重点在于动态线性度的改善,且其减衰电路的实现方式(通过开关将输出线接地或短接)与本专利通过共栅放大器拓扑实现隔离的硬件架构出入较大,更适合作为备选 CPA 或结合对比文件。

2. 区别技术特征及结合启示

如果以 D1 作为最接近的现有技术,权利要求1的主要区别技术特征在于:

特征B中的“双级联电流源(Double cascaded current source)”。D1中的电流源14仅被描述为恒流源,并未明确其内部是由双级联晶体管构成的。

  • 区别特征解决的技术问题:增加DAC电流源的输出阻抗,以提升数模转换的分辨率和精度。

  • 其他对比文件的公开情况:该特征被 D5 (US6738006B1) 实质公开。D5详细探讨了在DAC设计中,为了匹配主DAC和子DAC的增益,使用了电流源晶体管(如M1, M2)串联隔离共源共栅晶体管(如M5, M6)的结构。在模拟集成电路设计领域,使用级联(Cascode)结构来提高电流源的输出阻抗属于本领域技术人员解决精度问题的常规技术手段(公知常识)。

3. 创造性评述逻辑构建

基于上述分析,可以构建如下无效攻击逻辑:

权利要求1 = D1 + D5(或本领域公知常识)

D1 已经实质公开了起隔离作用的级(特征D、E)以及为其提供维持电流的补偿电路(特征C、F)。本领域技术人员在面对如何进一步提高 D1 中电流源 14 的输出阻抗这一客观技术问题时,有强烈的动机查阅类似 D5 的同领域文献,或直接应用本领域常规的双级联电流源设计,从而显而易见地得出权利要求1的技术方案。


您是否需要我基于上述分析,进一步为您起草一份符合专利局审查标准的“权利要求1无效理由详细比对撰写段落”(Problem-Solution Approach)?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

同为专利代理师,我非常理解在处理无效宣告请求或侵权分析时,精准的权利要求解释和严密的特征比对是案件成败的关键。下面我将紧密结合目标专利说明书,为您对权利要求1进行深度拆解,并基于您提供的对比文件(D1-D7)提供详尽的特征比对与创造性分析策略。

一、 紧密结合说明书的权利要求解释

在进行对比文件比对之前,必须先结合目标专利说明书对权利要求1中的关键技术特征进行明确界定:

  • 技术特征B(双级联电流源和差动电流模式开关DCMS):说明书[0048]段和图5指出,双级联电流源(第一PMOS晶体管572a和第二PMOS晶体管572b)用于增加DAC阻抗(R_dac),以达到高分辨率。DCMS(第三和第四PMOS晶体管)用于将数字信号转换为差动模拟电流。

  • 技术特征D(负载衰减器起隔离级的作用):说明书[0043]段明确指出,负载衰减器起隔离级(Isolator)作用。其核心技术效果是:衰减器后的任何电压摆动不会被DAC发现,从而最小化代码相依行为(代码依赖性),并实现短时脉冲波形干扰能量的快速释放,改进动态性能。

  • 技术特征C与F(DC补偿级提供额外电流):说明书[0036]段和[0044]段指出,DC补偿级除了添加DC分量外,核心作用是提供负载衰减器在整个操作区域上起作用所需的额外电流(约为正常DAC电流的25%)。这确保了隔离级(负载衰减器)的正常运作。


二、 技术特征比对表格

以下是权利要求1各项特征在重点对比文件中的公开情况梳理。

权利要求1技术特征 目标专利说明书对应段落 D1 (US7199742B2) D5 (JP2001160744A) D6 (US2002030619A1)
A: 数/模转换器DAC,其具有第一输出端和第二输出端 [0035]图3, DAC 322 公开 (图1, 电流模式DAC) 公开 (图4, DAC具有第一和第二连接线A, B) 公开 (图1, DAC)
B: 所述DAC包括双级联电流源和差动电流模式开关DCMS [0048]-[0051], 图5 公开 ([0006] PMOS T1和T2为cascade级联,T3和T4为差动开关) 实质公开 ([0015] S1和S2为差动开关,配合定电流源14) 实质公开 ([0015] 电流源16由m1和m2级联形成,m3和m4为差动开关)
C: 直流DC补偿级,其具有连接到所述DAC相应输出端的第一和第二输出端 [0036] 图3, DC补偿级324 未公开 实质公开 ([0016] 抽气电流源/bleed current source 18, 20连接到中间节点IN1, IN2) 未公开
D: 负载衰减器,其经适配以起隔离级的作用且具有第一输入端和第二输入端 [0043] 图3, 负载衰减器330 未公开 实质公开 ([0018]-[0020] 级联晶体管22, 24起屏蔽/隔离作用,防止输出电位波动影响开关) 实质公开 ([0019] 解耦电路/decoupling circuit 14用于解耦输出电压摆动)
E: DAC和DC补偿级的输出端被输入进所述负载衰减器的相应输入端 [0037]-[0038] 图3 未公开 实质公开 ([0016]-[0018] 图4,DAC开关和抽气电流源的输出汇聚于中间节点IN1/IN2,输入到级联晶体管) 实质公开
F: DC补偿级提供额外电流以使能所述负载衰减器在整个操作区域上的操作 [0044] 未公开 实质公开 ([0019] 抽气电流确保级联晶体管保持在ON状态) 未公开

三、 对比文件详细公开情况分析

1. D1 (US07199742B2)

  • 公开内容:D1的第[0006]段和图2明确公开了特征A和特征B。原文提到“PMOS transistors T1 and T2 are cascaded”(T1和T2双级联)以及T3、T4作为差动开关(对应DCMS)。

  • 未公开内容:D1侧重于电平转换器(Level shifter)的设计以降低电压摆幅,并未公开在DAC输出端之后增加起隔离作用的负载衰减器(特征D),也未公开DC补偿级(特征C、F)。

2. D5 (JP2001160744A)

  • 公开内容:D5实质公开了权利要求1的绝大部分核心特征(特别是C、D、E、F)。

    • 特征D(隔离级):D5的第[0020]-[0021]段公开了级联晶体管(cascode transistors)22和24。其核心作用是“各中间节点IN1和IN2を電位の変動から遮蔽(シールド)する”(将各中间节点从电位波动中屏蔽/隔离)。这与目标专利中“负载衰减器起隔离级作用,衰减器后的电压摆动不被DAC发现”解决的技术问题和技术效果完全一致。

    • 特征C和F(DC补偿级提供额外电流):D5的第[0016]段公开了“抽气电流源(bleed current source)18或20”,向节点IN1和IN2提供恒定电流$I_{BLEED}$。第[0019]段明确指出,该抽气电流的作用是“カスケード・トランジスタをオン状態に保持することを保証する”(确保级联晶体管保持在开启状态)。这实质上完全等同于目标专利中的“DC补偿级提供额外电流以使能负载衰减器在它的整个操作区域上的操作”。

3. D6 (US2002030619A1)

  • 公开内容:D6第[0019]段明确提出了“decoupling circuit 14”(解耦电路),用于“decouple the voltage swing across the load resistors R1, R2 from the voltage swing at the drain nodes of the transistors m3 and m4”(将负载电阻上的电压摆动与晶体管的漏极节点解耦)。这实质公开了特征D(起隔离级作用的部件)。


四、 最接近的对比文件(CPA)与创造性分析策略

最接近的对比文件推荐:D5 (JP2001160744A) 极其适合作为最接近的对比文件。

1. 为什么选择 D5?

在创造性评价的三步法中,选择最接近的对比文件需考虑其技术领域、解决的技术问题和达到的技术效果。

  • 整体解决的技术问题:目标专利解决的核心问题是“消除宽带DAC中代码相依性(code-dependent behavior)引起的动态性能下降”,具体手段是用隔离级挡住输出摆幅。D5的[0012]-[0013]段明确指出了“出力電圧に依存するDAC出力における切り換え遅延を生じる”(输出电压相关的切换延迟导致DAC性能下降),其目的同样是解决输出电压波动对DAC内部晶体管开关的影响。

  • 技术效果一致性:D5中的级联晶体管(Cascode transistors 22/24)通过中间节点(IN1/IN2)和抽气电流源(bleed current $I_{BLEED}$)构成了屏蔽结构。这在原理和效果上完美对标了目标专利的“负载衰减器”和“DC补偿级”。

2. 区别技术特征及是否被其他对比文件公开

如果我们以D5为最接近的对比文件,权利要求1中可能存在争议的区别技术特征在于:

  • 区别特征:目标专利使用的具体术语是“负载衰减器(Load Attenuator)”以及“DC补偿级(DC compensation stage)”,而D5使用的是“级联晶体管(Cascode transistors)”和“抽气电流源(bleed current source)”。

  • 创造性攻击策略(无效宣告切入点):

    1. 从权利要求1的宽泛界定入手。目标专利权项1并没有限定负载衰减器的内部具体电路结构(比如说明书中提到的使用放大器A(s)等),而只是功能性限定了“经适配以起隔离级的作用”。

    2. 结合D6进行佐证。D6第[0023]段和图2公开的解耦电路(decoupling circuit 20)甚至包括了反馈放大器(feedback amplifier 22, 24),这与目标专利说明书图3中带放大器348a/b的负载衰减器高度神似。

    3. 综上,D5已经实质公开了权利要求1的所有功能性特征和结构连接关系。即使认为“负载衰减器”与“级联屏蔽晶体管”存在字面差异,该差异也是本领域技术人员为了实现“隔离输出电压摆幅”(隔离级)这一已知技术需求,结合D6或本领域公知常识容易想到的常规技术替换。

作为代理师同行,建议在无效宣告请求书中,重点论述目标专利权利要求1中“负载衰减器”和“DC补偿级”仅为功能性模块命名,将其与D5中“起到电位波动隔离作用的级联晶体管”及“提供保持开启所需偏置电流的抽气电流源”进行实质技术等同分析,即可有效构建缺乏创造性的严密逻辑链条。

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

我非常清楚在一场关键的专利无效行政纠纷中,证据链的严密性与比对的精准度有多么重要。为了全力维护我方作为无效请求人的核心诉求,我们需要将目标专利的权利要求与对比文件进行极其严厉且不留死角的比对。

下面我将紧密结合目标专利说明书的内在逻辑,为你出具这份特征比对与创造性分析报告。


一、 目标专利权利要求1的深度解析

在进行比对之前,我们需要透过权利要求的字面意思,抓住其真正解决的技术问题。

根据目标专利说明书(特别是[0034]-[0044]段),权利要求1的核心逻辑在于解决宽带DAC中**代码相依行为(Code-dependent behavior)**导致失真的问题:

  1. 隔离作用(特征D、E):DAC的输出端直接连接外部负载时,电压摆动会影响内部开关(DCMS)的性能。因此,引入了**负载衰减器(Load Attenuator)**作为“隔离级”,使得外部电压摆动不会被内部DAC“看见”。

  2. 电流补偿(特征C、F):既然引入了负载衰减器,这个衰减器在整个工作区域(所有代码状态下)都需要消耗电流才能正常工作。如果直接从DAC抽电流,会影响DAC精度。因此,引入了DC补偿级来“提供额外电流”(约占正常DAC电流的25%),以保证负载衰减器时刻处于开启使能状态。

  3. 高输出阻抗(特征B):采用双级联电流源(Dual cascoded current sources),其目的是为了提高DAC的内部输出阻抗(如说明书[0048]所述,增加电阻R_dac),从而进一步配合隔离级提升分辨率。


二、 技术特征比对分析表格

以下是将权利要求1的技术特征与三篇对比文件进行比对的详细表格。

注:D1 (US6329940B1) 与 D3 (JP2001160744A) 为同族专利或具有完全相同的技术公开内容(D3为D1的日本公开版)。为便于你进行无效宣告请求书的撰写,下表将D1与D3合并分析,并主要引用D1的英文及D3的日文原文。

权利要求1技术特征 D1 (US6329940B1) / D3 (JP2001160744A) 的公开情况 D2 (JP2004504738A) 的公开情况
特征A:数/模转换器DAC,其具有第一输出端和第二输出端

实质公开。


D1: "digital-to-analog converter (DAC)... first output terminal OUTA... second connection terminal OUTB" (Fig 4相关描述)


D3: [0002] "デジタル−アナログ変換器(DAC)", [0017] "第1の出力端子OUTA... 第2の出力端子OUTB"

实质公开。


权利要求1: "デジタル・アナログ・コンバータ(DAC)... 正及び負の出力線(16、17)"

特征B:其中所述DAC包括双级联电流源和差动电流模式开关DCMS

部分公开。


公开了差动开关(DCMS)和电流源,但未明确公开“双级联”。


D3: [0015] "第1の主スイッチングトランジスタS1... 第2主スイッチングトランジスタS2" (对应DCMS); [0016] "定電流源14" (未明确指出是双级联结构)。

部分公开。


公开了电流源阵列和开关阵列。


权利要求1: "電流源のアレイ(12)... スイッチのアレイ(14)" (未明确指出双级联电流源)。

特征C:直流DC补偿级,其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端

实质公开。


D1/D3公开了“抽气/ブリード电流源”,直接连接到内部输出节点。


D3: [0016] "中間ノードIN1とIN2はそれぞれ抽気(ブリード:bleed)電流源18又は20にも接続されている... 実質的に一定の電流IBLEED を供給する"

实质公开。


D2公开了折叠电流源(起DC补偿作用)。


权利要求5: "正及び負の出力線に接続され... 第1及び第2の折り返し電流源(50、52)"

特征D:负载衰减器,其经适配以起隔离级的作用且具有第一输入端和第二输入端

实质公开 (功能等同)。


D1/D3使用了“カスケード・トランジスタ (Cascode Transistors)”作为屏蔽/隔离级,使得开关免受输出电压波动影响。


D3: [0020] "カスケード・トランジスタ22と24の効果は、各中間ノードIN1とIN2を電位の変動から遮蔽(シールド)する"

部分公开 (目的不同)。


D2公开了“衰减器”,但其主要用于在时钟周期内稳定信号,而非纯粹的隔离级。


权利要求1: "トラッキング及び減衰(T/A)回路"

特征E:其中所述DAC的第一/二输出端和所述DC补偿级的第一/二输出端被输入进所述负载衰减器相应的第一/二输入端

实质公开。


中间节点IN1/IN2汇集了主电流和补偿电流,并输入到隔离级。


D3: [0018]-[0019] 描述了节点IN1/IN2连接开关S1/S2以及ブリード電流源18/20,并通过カスケード・トランジスタ22/24输出。

实质公开。


折叠电流源和开关阵列的输出均连接到正负输出线16、17,并进入T/A衰减回路。

特征F:且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作

实质/毫无异议公开。


D1/D3的补偿电流(bleed current)正是为了确保隔离级(Cascode)在开关关闭时也保持开启状态(整个操作区域)。


D3: [0019] "ブリード電流IBLEED は... カスケード・トランジスタをオン状態に保持することを保証する" (保证级联晶体管保持ON状态)。

未公开此因果关系。


D2中的折叠电流源是为了拉/灌电流以匹配差动输出,并未明确指出是为了使能衰减器在全区域的操作。


三、 最接近的对比文件确定与创造性分析

在构建无效宣告的逻辑链条时,D1 (US6329940B1) / D3 (JP2001160744A) 绝对是作为最接近的对比文件的最佳选择。

理由如下(基于技术问题与技术效果):

  1. 相同的整体技术问题:目标专利试图解决的问题是“衰减器后的块的任何电压摆动未被DAC发现且对DAC的性能无影响,从而将代码相依行为的影响最小化”(说明书[0043]段)。D1/D3解决的是完全相同的问题:消除由于DAC输出电压变化而导致的开关延迟(即代码相依的脉宽调制失真),其手段是引入屏蔽电路(遮蔽手段)。

  2. 相同的基础架构逻辑:目标专利采用“隔离级(负载衰减器)+ 补偿额外电流(DC补偿级)”的组合;D1/D3采用的是“屏蔽级(级联晶体管22/24)+ 抽气电流(ブリード電流源18/20)”的组合。两者不仅结构上高度对应,连“引入额外电流是为了保证隔离器件时刻处于导通状态”这一深层微观物理机制都完全一致(对比目标专利的特征F与D3的[0019]段)。

相比之下,D2 (JP2004504738A) 不适合作为最接近的对比文件。虽然D2在字面上出现了“減衰(衰减)”一词,但D2的T/A回路(Tracking and Attenuation)是在时钟周期的特定阶段主动将输出线接地来“衰减”信号以等待信号稳定,这与目标专利中作为连续“隔离级”的负载衰减器在工作机理和解决的技术问题上存在显著差异。


四、 未被最接近对比文件公开的特征及应对策略

经过严密比对,目标专利权利要求1中未被D1/D3明确公开的技术特征主要有两个:

  1. 特征B中的“双级联电流源(Dual cascoded current sources)”

    • 分析:D1/D3仅公开了“定电流源14 (constant-current source 14)”,并未指明该电流源内部是由两个晶体管级联组成的“双级联”结构。D2同样没有明确公开主电流源是双级联结构。

    • 我方策略:在模拟电路和DAC芯片设计领域,“双级联电流源”是极其常见的用于提高电流源输出阻抗的常规电路手段(公知常识)。由于隔离级的引入已经解决了电压摆动问题,本领域技术人员为了进一步提升电流源的理想度,有动机采用公知的双级联结构替换普通的单管电流源。我们需要在教科书或常规电路设计手册中补充一份公知常识证据。

  2. 特征D中的术语差异:“负载衰减器 (Load attenuator)” vs “屏蔽/级联晶体管”

    • 分析:目标专利使用了“负载衰减器”这个名词,而D1/D3使用的是“级联晶体管(Cascode transistors)”。目标专利说明书[0037]-[0038]段记载的负载衰减器是由放大器和PMOS管组成的反馈结构。

    • 我方策略:在无效理由撰写时,必须强调权利要求1的保护范围是由其权利要求字面界定的。权利要求1对“负载衰减器”的限定仅为“经适配以起隔离级的作用”。D1/D3中的级联晶体管(Cascode)在电子电路中的核心作用正是“隔离(Isolation/Shielding)”密勒效应和输出电压波动。因此,D1/D3的屏蔽电路在功能和效果上已经实质等同于甚至毫无异议地公开了权利要求1这一宽泛定义的“负载衰减器”。

下一步,你是希望我直接基于D1/D3结合公知常识,为你起草针对权利要求1的“缺乏创造性”的无效理由详细论理段落,还是需要我进一步对权利要求的从属权项进行深度拆解?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

这是一份针对目标专利权利要求1的特征解析及对比文件特征比对分析。从代理师处理无效案件的实务角度来看,特征B(双级联电流源和差动电流模式开关DCMS)在所提供的多篇对比文件中均被单独且毫无疑义地公开。在集成电路设计领域,“双级联电流源”实质上就是常规的“共源共栅电流源(Cascode Current Source)”,这在现有的DAC架构中属于极常见的用于提高输出阻抗的成熟设计。

以下是详细的权利要求解释与特征比对分析。

一、 结合说明书对权利要求1的解释

目标专利权利要求1保护一种用于宽带、低功耗通信系统的数/模转换的电路。结合说明书,其核心技术构架可拆解为以下几个关键部分:

  1. 核心数模转换部分(特征A、B):

    • 双级联电流源(Dual Cascaded Current Source): 结合说明书[0017]和[0048]段,该电流源由两个串联的PMOS晶体管(第一PMOS晶体管和第二PMOS晶体管)组成。其主要技术效果是利用级联(即共源共栅 Cascode)结构来大幅提高DAC的输出阻抗($R\_dac$),从而满足高分辨率DAC对动态性能的要求。

    • 差动电流模式开关(DCMS): 结合说明书[0019]段,由一对源极相连的PMOS晶体管组成,受控于差分数据输入信号,将双级联电流源提供的恒定电流“引导/切换”至第一输出端或第二输出端。

  2. 隔离与输出缓冲部分(特征D、E):

    • 负载衰减器: 结合说明书[0034]和[0043]段,负载衰减器作为“隔离级”使用。它隔离了DAC输出端的电压摆幅,使得DAC电流开关节点处的电压保持恒定,从而消除了代码相依行为(代码依赖性失真),降低了毛刺能量(glitch energy)。

  3. 偏置与补偿部分(特征C、F):

    • 直流(DC)补偿级: 结合说明书[0020]和[0036]段,由于负载衰减器在整个工作区域内需要消耗额外的电流才能正常工作,DC补偿级的作用就是注入这部分额外电流(约正常DAC电流的25%),以维持负载衰减器的正常偏置和运作。


二、 对比文件对特征B的公开情况分析

针对特征B,尤其是其中的**“双级联电流源”和“差动电流模式开关DCMS”,对比文件D2**、D4和D5均给出了单独且毫无疑义的实质公开。

在英文语境中,目标专利说明书所述的“双级联电流源(级联的PMOS晶体管)”完全对应于对比文件中的 "Cascaded PMOS transistors" 或 "Cascode arrangement" 结构;而“差动电流模式开关DCMS”完全对应于对比文件中的 "Current steering circuit" 或受控于互补信号的开关管对。

以下是详细的特征出处与比对表格:

特征B比对分析表

目标专利特征 对比文件 对比文件原文出处及比对分析
特征B: 其中所述DAC包括双级联电流源和差动电流模式开关DCMS D2 (US7199742B2)

原文出处: [0006] 段落。


"...The current source 27 has four PMOS transistors T1, T2, T3, and T4. The PMOS transistors T1 and T2 are cascaded and connected to a first power terminal VDD. The gate of the PMOS transistor T3 receives the second output signal OUTN, and the gate of the PMOS transistor T4 receives the first output signal OUTP. Only one of the two PMOS transistors T3 and T4 is turned on at a time so that the current path of the generated current of the current source 27 is controlled."



比对分析: D2明确公开了用于DAC的电流单元(Current cell 14),其中T1和T2是级联的(cascaded)PMOS晶体管,这毫无疑义地公开了“双级联电流源”。同时,T3和T4受控于互补信号并负责控制电流路径,实质上公开了“差动电流模式开关DCMS”。因此,D2单独公开了特征B。

同上 D4 (US20090201186A1)

原文出处: [0035] 段落。


"The current steering DAC includes two PMOS transistors P1 and P2 serving as a switch circuit... and PMOS transistors P3 and P4 serving as a current source circuit for providing a reference current. The current source circuit consisting of the serially connected PMOS transistors P3 and P4 is coupled between a voltage source Vdd and a node 'x'."



比对分析: D4公开了一种电流导引型DAC,其中P3和P4是串联连接的PMOS晶体管构成的电流源电路,完全对应“双级联电流源”。作为开关电路的P1和P2晶体管控制电流的导通,完全对应“差动电流模式开关DCMS”。因此,D4单独公开了特征B。

同上 D5 (US2002030619A1)

原文出处: [0015] 段落。


"The current I1 can be generated by a current source 16. The current source 16 can be formed of a transistor m1 and a transistor m2 in a cascode arrangement. The current steering circuit 12... include a first switching transistor m3 and a second switching transistor m4."



比对分析: D5明确公开了电流源16由处于共源共栅排列(cascode arrangement)的晶体管m1和m2组成,这就是标准的“双级联电流源”。同时,m3和m4组成的电流导引电路(current steering circuit)即为“差动电流模式开关DCMS”。因此,D5单独公开了特征B。

注:D3 (US7528754B1) 的图5及[0036]段也公开了由MRF和MCASC构成的共源共栅(Cascode)拓扑以及IF+/IF-导引开关,同样实质公开了特征B。但在DAC标准基础架构的匹配度上,D2、D4、D5的表述更加直接和典型。


下一步建议

由于特征B(双级联电流源 + DCMS)已被多篇对比文件单独且彻底地破坏了新颖性,该专利能否被维持的焦点将完全集中在 特征C(DC补偿级) 和 特征D/E/F(具有隔离作用的负载衰减器及其连接关系) 上。

为了构建最坚实的无效宣告请求书,您是否需要我以 D5 (US2002030619A1) 或 D1 (US6329940B1) 为最接近的现有技术(这两篇均重点探讨了隔离DAC电流开关与输出端电压摆幅以减少信号失真的技术方案,即 Decoupling circuit / Cascode transistors 作为隔离级),来进一步组合其他对比文件,论证特征C、D、E、F的显而易见性?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

您好!作为您的专利代理师,我已仔细阅读了您提供的目标专利说明书以及五篇对比文件。

结合目标专利说明书的记载,权利要求1的核心发明点在于:为了解决宽带数/模转换器(DAC)在高频高数据率下的带宽和代码相依行为(失真)问题,引入了负载衰减器(Load attenuator)作为隔离级,使得DAC输出不受外部负载电阻影响;同时,为了维持负载衰减器在整个工作区的正常运行,专门引入了直流(DC)补偿级为其提供额外电流;此外,DAC内部采用双级联电流源(提高输出阻抗)和差动电流模式开关(DCMS)。

下面我将从最接近的对比文件(CPA)的选取、各技术特征的比对分析,以及特征的相互结合点为您出具详细的分析意见。


一、 最接近的对比文件(CPA)选取分析

在创造性分析中,最接近的对比文件应与目标专利解决相同的技术问题,并实现相似的技术效果。目标专利的整体技术问题是:隔离DAC电流开关与输出负载电压摆动的影响,从而改善动态性能和降低代码相依行为。

基于此,D4(JP2001160744A) 和 D5(US2002030619A1) 均非常适合作为评价权利要求1创造性的最接近的对比文件:

  1. 首选最接近的对比文件:D4(JP2001160744A)

    • 解决的技术问题与效果:D4明确指出要解决由于输出端电位波动导致DAC开关延迟和性能下降的问题([0012])。其采用的“カスケード・トランジスタ 22, 24(共源共栅晶体管)”起到了屏蔽电位波动的隔离作用([0020]),这与目标专利中负载衰减器的作用完全一致。更关键的是,D4公开了提供“抽气电流(ブリード电流 $I_{BLEED}$)”的电流源18和20,用于保持隔离级常开,这实质上完全公开了目标专利中最为关键的DC补偿级提供额外电流的技术特征([0016], [0019])。

  2. 备选最接近的对比文件:D5(US2002030619A1)

    • 解决的技术问题与效果:D5同样旨在解耦负载电阻两端的电压摆动与电流导引电路输出之间的关系([0014])。D5的“Decoupling circuit 14”即对应负载衰减器(隔离级)。且D5明确公开了电流源16由级联排列的晶体管m1和m2组成,实质公开了双级联电流源([0014])。

相对而言,D1、D2和D3虽然也涉及电流导引型DAC,但其重点在于减弱开关信号的摆幅(如D2的低摆幅电平转换器、D3的电压升压器)或使用T/A衰减电路(D1),并未明确揭示设置额外的DC补偿级来使能隔离级的架构,不适合作为主CPA。


二、 权利要求1技术特征详细比对表

以下以 D4(JP2001160744A) 作为首选CPA,辅以 D5(US2002030619A1) 和 D2(US7199742B2),对权利要求1的各项技术特征进行详细的原文出处比对:

权利要求1技术特征 D4 (JP2001160744A) 的公开情况与原文出处 其他对比文件的公开情况 (D5/D2)
A: 一种用于数/模转换的电路,其包括:数/模转换器DAC,其具有第一输出端和第二输出端 实质公开:D4公开了电流切换电路(用于DAC),具有第一输出端OUTA和第二输出端OUTB。出处:[0017]段。 实质公开:D5公开了DAC 40/50;D2公开了电流模式DAC 10。
B: 其中所述DAC包括双级联电流源和差动电流模式开关DCMS 部分公开:D4公开了主开关晶体管S1, S2(即差动电流模式开关DCMS),以及定电流源14。出处:[0015]-[0016]段。(未明确提及电流源14为双级联结构)

实质公开:


1. D5公开了晶体管m1和m2组成共源共栅(cascode)排列的电流源16(双级联电流源),以及开关晶体管m3, m4。出处:[0015]段。


2. D2公开了PMOS晶体管T1和T2级联(cascaded)连接。出处:[0006]段。

C: 直流DC补偿级,其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端 实质公开:D4公开了“ブリード(bleed)电流源18或20”,分别连接到第一/第二中间节点IN1/IN2(即DAC开关输出端)。出处:[0016]段。 未明确公开专用于为隔离级提供额外偏置电流的独立DC级。
D: 负载衰减器,其经适配以起隔离级的作用且具有第一输入端和第二输入端 实质公开:D4公开了第一/第二カスケード・トランジスタ(共源共栅晶体管)22和24。作用是“各中间节点IN1和IN2を电位の变动から遮蔽(シールド)する”(将各中间节点与电位变动屏蔽开)。这实质上起到了隔离级的作用。出处:[0018]、[0020]段。 实质公开:D5公开了“Decoupling circuit 14”(解耦电路),用于解耦负载电压摆动。出处:[0014]段。
E: 其中所述DAC的输出端和所述DC补偿级的输出端被输入进所述负载衰减器相应的输入端 实质公开:D4中主开关S1/S2(DAC输出)和电流源18/20(DC补偿级输出)均共同连接至中间节点IN1/IN2,并输入至晶体管22/24(隔离级)的源极。出处:[0016]、[0018]段。 -
F: 且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。 实质公开:D4明确记载:“ブリード电流 $I_{BLEED}$ は...カスケード・トランジスタをオン状态に保持することを保证する”(Bleed电流确保共源共栅晶体管保持在ON状态)。即提供额外电流使能隔离级操作。出处:[0019]段。 -

三、 创造性分析结论及缺失特征的结合

通过上述比对可以看出,最接近的对比文件 D4 已经实质公开了权利要求1中绝大部分极具特色的技术特征(包括起隔离作用的晶体管、提供额外维持电流的DC补偿级等)。

权利要求1相对于 D4 唯一未被直接、毫无异议公开的区别技术特征是:

  • 特征B中的“双级联电流源”(D4仅宽泛地公开了定电流源14,未明确其内部具体电路结构)。

该特征是否被其他对比文件公开?

是的。采用“双级联电流源(Cascaded/Cascode current source)”以提高DAC单元的输出阻抗,属于本领域的常规技术手段。

  1. D5(US2002030619A1) 在段落 [0015] 明确公开了电流源 16 由以共源共栅(cascode)排列的晶体管 m1 和 m2 构成。

  2. D2(US7199742B2) 在段落 [0006] 也明确公开了电流源 27 包含串联级联(cascaded)的 PMOS 晶体管 T1 和 T2。

因此,为了进一步提高 D4 中恒流源14的输出阻抗,本领域技术人员有动机结合 D5 或 D2 的教导,将 D4 中的单晶体管电流源替换为“双级联电流源”,从而得出权利要求1的技术方案。权利要求1不具备创造性。

接下来,您是否需要我基于上述的比对结论,为您直接起草一份用于提交的、条理分明的**“结合D4与D5(或D2)评价权利要求1不具备创造性的无效理由说明”**正文片段?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

您好!作为您的专利代理师,我已仔细阅读了您提供的目标专利说明书以及五篇对比文件。

结合目标专利说明书的记载,权利要求1的核心发明点在于:为了解决宽带数/模转换器(DAC)在高频高数据率下的带宽和代码相依行为(失真)问题,引入了负载衰减器(Load attenuator)作为隔离级,使得DAC输出不受外部负载电阻影响;同时,为了维持负载衰减器在整个工作区的正常运行,专门引入了直流(DC)补偿级为其提供额外电流;此外,DAC内部采用双级联电流源(提高输出阻抗)和差动电流模式开关(DCMS)。

下面我将从最接近的对比文件(CPA)的选取、各技术特征的比对分析,以及特征的相互结合点为您出具详细的分析意见。


一、 最接近的对比文件(CPA)选取分析

在创造性分析中,最接近的对比文件应与目标专利解决相同的技术问题,并实现相似的技术效果。目标专利的整体技术问题是:隔离DAC电流开关与输出负载电压摆动的影响,从而改善动态性能和降低代码相依行为。

基于此,D4(JP2001160744A) 和 D5(US2002030619A1) 均非常适合作为评价权利要求1创造性的最接近的对比文件:

  1. 首选最接近的对比文件:D4(JP2001160744A)

    • 解决的技术问题与效果:D4明确指出要解决由于输出端电位波动导致DAC开关延迟和性能下降的问题([0012])。其采用的“カスケード・トランジスタ 22, 24(共源共栅晶体管)”起到了屏蔽电位波动的隔离作用([0020]),这与目标专利中负载衰减器的作用完全一致。更关键的是,D4公开了提供“抽气电流(ブリード电流 $I_{BLEED}$)”的电流源18和20,用于保持隔离级常开,这实质上完全公开了目标专利中最为关键的DC补偿级提供额外电流的技术特征([0016], [0019])。

  2. 备选最接近的对比文件:D5(US2002030619A1)

    • 解决的技术问题与效果:D5同样旨在解耦负载电阻两端的电压摆动与电流导引电路输出之间的关系([0014])。D5的“Decoupling circuit 14”即对应负载衰减器(隔离级)。且D5明确公开了电流源16由级联排列的晶体管m1和m2组成,实质公开了双级联电流源([0014])。

相对而言,D1、D2和D3虽然也涉及电流导引型DAC,但其重点在于减弱开关信号的摆幅(如D2的低摆幅电平转换器、D3的电压升压器)或使用T/A衰减电路(D1),并未明确揭示设置额外的DC补偿级来使能隔离级的架构,不适合作为主CPA。


二、 权利要求1技术特征详细比对表

以下以 D4(JP2001160744A) 作为首选CPA,辅以 D5(US2002030619A1) 和 D2(US7199742B2),对权利要求1的各项技术特征进行详细的原文出处比对:

权利要求1技术特征 D4 (JP2001160744A) 的公开情况与原文出处 其他对比文件的公开情况 (D5/D2)
A: 一种用于数/模转换的电路,其包括:数/模转换器DAC,其具有第一输出端和第二输出端 实质公开:D4公开了电流切换电路(用于DAC),具有第一输出端OUTA和第二输出端OUTB。出处:[0017]段。 实质公开:D5公开了DAC 40/50;D2公开了电流模式DAC 10。
B: 其中所述DAC包括双级联电流源和差动电流模式开关DCMS 部分公开:D4公开了主开关晶体管S1, S2(即差动电流模式开关DCMS),以及定电流源14。出处:[0015]-[0016]段。(未明确提及电流源14为双级联结构)

实质公开:


1. D5公开了晶体管m1和m2组成共源共栅(cascode)排列的电流源16(双级联电流源),以及开关晶体管m3, m4。出处:[0015]段。


2. D2公开了PMOS晶体管T1和T2级联(cascaded)连接。出处:[0006]段。

C: 直流DC补偿级,其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端 实质公开:D4公开了“ブリード(bleed)电流源18或20”,分别连接到第一/第二中间节点IN1/IN2(即DAC开关输出端)。出处:[0016]段。 未明确公开专用于为隔离级提供额外偏置电流的独立DC级。
D: 负载衰减器,其经适配以起隔离级的作用且具有第一输入端和第二输入端 实质公开:D4公开了第一/第二カスケード・トランジスタ(共源共栅晶体管)22和24。作用是“各中间节点IN1和IN2を电位の变动から遮蔽(シールド)する”(将各中间节点与电位变动屏蔽开)。这实质上起到了隔离级的作用。出处:[0018]、[0020]段。 实质公开:D5公开了“Decoupling circuit 14”(解耦电路),用于解耦负载电压摆动。出处:[0014]段。
E: 其中所述DAC的输出端和所述DC补偿级的输出端被输入进所述负载衰减器相应的输入端 实质公开:D4中主开关S1/S2(DAC输出)和电流源18/20(DC补偿级输出)均共同连接至中间节点IN1/IN2,并输入至晶体管22/24(隔离级)的源极。出处:[0016]、[0018]段。 -
F: 且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。 实质公开:D4明确记载:“ブリード电流 $I_{BLEED}$ は...カスケード・トランジスタをオン状态に保持することを保证する”(Bleed电流确保共源共栅晶体管保持在ON状态)。即提供额外电流使能隔离级操作。出处:[0019]段。 -

三、 创造性分析结论及缺失特征的结合

通过上述比对可以看出,最接近的对比文件 D4 已经实质公开了权利要求1中绝大部分极具特色的技术特征(包括起隔离作用的晶体管、提供额外维持电流的DC补偿级等)。

权利要求1相对于 D4 唯一未被直接、毫无异议公开的区别技术特征是:

  • 特征B中的“双级联电流源”(D4仅宽泛地公开了定电流源14,未明确其内部具体电路结构)。

该特征是否被其他对比文件公开?

是的。采用“双级联电流源(Cascaded/Cascode current source)”以提高DAC单元的输出阻抗,属于本领域的常规技术手段。

  1. D5(US2002030619A1) 在段落 [0015] 明确公开了电流源 16 由以共源共栅(cascode)排列的晶体管 m1 和 m2 构成。

  2. D2(US7199742B2) 在段落 [0006] 也明确公开了电流源 27 包含串联级联(cascaded)的 PMOS 晶体管 T1 和 T2。

因此,为了进一步提高 D4 中恒流源14的输出阻抗,本领域技术人员有动机结合 D5 或 D2 的教导,将 D4 中的单晶体管电流源替换为“双级联电流源”,从而得出权利要求1的技术方案。权利要求1不具备创造性。

接下来,您是否需要我基于上述的比对结论,为您直接起草一份用于提交的、条理分明的**“结合D4与D5(或D2)评价权利要求1不具备创造性的无效理由说明”**正文片段?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

这是一份为您起草的针对权利要求1的无效宣告请求书正文论述片段。内容已按照国家知识产权局复审和无效审理部的常见文书规范进行结构化组织,请您在提交前补充双方当事人信息、证据目录等格式化内容。


无效宣告请求书(正文部分)

一、 无效宣告请求的理由

目标专利权利要求1不符合《中华人民共和国专利法》第二十二条第三款关于创造性的规定,应当予以宣告无效。

二、 证据使用说明

  • 证据1(即D4): JP2001160744A,公开了一种电流切换电路及数模转换器,为评价目标专利权利要求1创造性的最接近的现有技术。

  • 证据2(即D5): US2002030619A1,公开了一种用于降低低电源电压下操作的电流导引DAC性能的电流折叠技术,用于与证据1结合评述创造性。

  • 证据3(即D2): US7199742B2,公开了一种数模转换器及其相关电平转换器,作为补充证据,补强本领域技术人员具有引入特定技术特征的动机和常识。

三、 权利要求1的创造性具体分析

权利要求1请求保护一种用于数/模转换的电路。证据1(D4)公开了一种非常相似的数模转换器架构,以下结合证据1的原文进行详细的特征比对。

1. 特征比对表
权利要求1的技术特征 证据1(D4)的公开内容 证据1原文出处
A. 一种用于数/模转换的电路,其包括:数/模转换器DAC,其具有第一输出端和第二输出端 公开了用于数字-模拟转换器(DAC)的电流开关电路,具有第一输出端OUTA和第二输出端OUTB。 [0001]、[0017]段
B. 其中所述DAC包括双级联电流源和差动电流模式开关DCMS 公开了产生恒定电流$I$的定电流源14,以及由主开关晶体管S1、S2构成的差动开关(实质等同于DCMS)。 [0015]、[0016]段
C. 直流DC补偿级,其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端 公开了“ブリード(bleed)电流源18或20”(实质等同于DC补偿级),分别连接到第一/第二中间节点IN1/IN2。 [0016]段
D. 负载衰减器,其经适配以起隔离级的作用且具有第一输入端和第二输入端 公开了第一/第二カスケード・トランジスタ(共源共栅晶体管)22和24。其作用是将中间节点与电位变动屏蔽开,实质起到了隔离级的作用。 [0018]、[0020]段
E. 其中所述DAC的输出端和所述DC补偿级的输出端被输入进所述负载衰减器相应的输入端 公开了主开关S1/S2(DAC开关输出)和电流源18/20共同连接至中间节点IN1/IN2,并输入至晶体管22/24的源极。 [0016]、[0018]段
F. 且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。 公开了Bleed电流$I_{BLEED}$保证了共源共栅晶体管(隔离级)保持在ON(导通)状态。 [0019]段
2. 证据1的公开性论述

通过上述比对可知,证据1毫无异议地公开了权利要求1中的技术特征A、C、D、E、F,以及技术特征B中的“差动电流模式开关DCMS”。

特别地,针对目标专利的核心发明点(即利用DC补偿级提供额外电流使负载衰减器正常工作),证据1在[0019]段明确记载了:“ブリード电流 $I_{BLEED}$ は...カスケード・トランジスタをオン状态に保持することを保证する”(Bleed电流...确保共源共栅晶体管保持在ON状态)。证据1中的Bleed电流源18/20即对应目标专利的DC补偿级,共源共栅晶体管22/24即对应起隔离作用的负载衰减器。证据1已经完整揭示了通过注入额外直流电流来维持隔离级在整个工作区常开的技术构思,且两者解决的技术问题(隔离输出负载电压摆动对DAC开关的影响)完全一致(参见证据1第[0020]段)。

3. 区别技术特征及实际解决的技术问题

权利要求1相对于证据1的区别技术特征仅在于:特征B中限定了所述电流源为“双级联电流源”。证据1宽泛地公开了定电流源14,但未明确指出其内部是由两个晶体管级联构成。

基于该区别技术特征,权利要求1实际解决的技术问题是:如何提高DAC单元中恒流源的输出阻抗,以进一步改善系统的稳定性和精度。

4. 结合启示论述(结合证据2)

上述区别技术特征属于本领域的常规技术手段,且证据2(D5)给出了将其应用于证据1的明确技术启示。

证据2同样涉及电流导引型DAC的设计。证据2在第[0015]段明确记载了:“The current source 16 can be formed of a transistor m1 and a transistor m2 in a cascode arrangement.”(电流源16可以由呈共源共栅(cascode)排列的晶体管m1和晶体管m2形成)。在本领域中,“cascode arrangement”即对应目标专利所称的“双级联(电流源)”结构。

证据2在第[0018]段进一步论述了采用此类结构的原因:“the output conductances are minimized by maximizing VDS-VDSAT for each transistor in order to force each transistor further into saturation region operation”(通过最大化...使每个晶体管进一步进入饱和区操作,从而最小化输出电导)。

因此,本领域技术人员在面对证据1中需要提供高输出阻抗定电流源14的需求时,有强烈的动机结合证据2的教导,将证据1中的定电流源具体化为由两个晶体管级联构成的“双级联电流源”,以减小输出电导,改善DAC的建立行为(settling behavior)。这种结合是本领域技术人员为了追求更优异的电路性能而进行的常规设计选择,不需要付出创造性劳动。

5. 补充证据的补强作用(证据3)

为了进一步证明“双级联电流源”是本领域在DAC电流源设计中极其普遍的常规技术手段,特引入证据3(D2)进行补强。

证据3在第[0006]段明确记载:“The current source 27 has four PMOS transistors T1, T2, T3, and T4. The PMOS transistors T1 and T2 are cascaded and connected to a first power terminal VDD.”(电流源27具有四个PMOS晶体管T1, T2, T3和T4。PMOS晶体管T1和T2级联并连接到第一电源端VDD)。

证据3的记载充分印证了:在电流模式DAC中,使用级联(Cascaded/Cascode)晶体管来构成电流源是本领域的公知常识。目标专利仅仅是将这一公知常识生搬硬套至证据1的架构中,未产生任何预料不到的技术效果。

四、 结论

综上所述,目标专利权利要求1的全部技术特征均已经被证据1与证据2(或公知常识/证据3)的结合所公开。权利要求1所要求保护的技术方案对本领域技术人员而言是显而易见的,不具备突出的实质性特点和显著的进步,不符合《专利法》第二十二条第三款关于创造性的规定,依法应予全部宣告无效。


这份初稿从侵权和无效宣告的实务角度出发,重点突出了D4在核心发明点上的“杀伤力”,并将“双级联”降级为本领域的常规替换手段。

您看在法条引用或者说理的侧重点上,是否还需要我做进一步的调整?或者是否需要我继续为您撰写从属权利要求的无效论述?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

在这场无效行政纠纷中,反击的核心在于打破请求人强行“拼凑”对比文件的逻辑。我们需要向合议组清晰地展示,对比文件之间不仅缺乏结合启示,甚至存在致命的反向教导(Teaching Away)。

作为专利权人的防御策略,我们不能仅仅停留在“特征是否公开”的字面比对上,而必须深入到电路底层的物理机制和发明目的中去。以下为您起草的意见陈述书(反驳意见)的核心观点和正文片段:


意见陈述书(反驳无效宣告请求)

一、 证据1(D4)并未完整公开权利要求1的技术特征与整体构思

请求人试图将证据1中的“ブリード电流源(Bleed电流源)”等同于本专利的“DC补偿级”,将“カスケード・トランジスタ(共源共栅晶体管)”等同于本专利的“负载衰减器”,这是典型的**事后诸葛亮(Hindsight)**式的特征拼凑,忽略了两者在电路拓扑协同和解决问题上的根本差异。

  1. 功能与协同机制的本质差异

    • 证据1的作用机制:证据1中注入 $I_{BLEED}$ 的唯一目的是为了在开关晶体管处于关闭状态的支路中,保持共源共栅晶体管22/24始终处于“微弱导通”状态,以避免状态切换时寄生电容充放电带来的时间延迟(参见证据1第[0019]段)。

    • 本专利的协同机制:本专利中,DC补偿级不仅连接到DAC的输出端,更是为了使能负载衰减器在整个操作区域上的操作提供所需的大量额外电流(正常DAC电流的约25%)。本专利的负载衰减器是一个真正的“衰减与隔离”网络(说明书[0021]-[0022]明确记载其包含放大器和跨导晶体管,具有特定的转移函数),其目的是使得DAC输出电阻与负载电阻的比率不受外部负载限制。证据1的单管结构根本无法实现本专利“负载衰减器”完整的宽带隔离与衰减功能。

二、 证据1与证据2(或证据3)之间存在明确的“反向教导”,本领域技术人员缺乏结合启示

退一步讲,即便认可请求人关于“证据1公开了大部分特征”的错误假设,请求人认为“本领域技术人员有动机将证据2/3中的双级联电流源引入证据1”的论点也是完全站不住脚的。

1. 证据1的发明目的:对抗寄生电容引起的延迟

证据1明确指出,其要解决的核心技术问题是:DAC开关晶体管具有寄生电容,在节点电位变动时需要充放电,这会导致严重的开关延迟和脉宽调制失真(参见证据1第[0012]段:“トランジスタS1とS2は、多少の寄生容量を有する...遅延を生じる”)。因此,证据1的整个架构(引入共源共栅管和Bleed电流)都是为了最小化节点电容充放电的影响。

2. 证据2的明确教导:级联结构会增加寄生电容,恶化建立性能

请求人引用的证据2(D5)在提出其共源共栅结构(Cascode arrangement)时,在第[0018]段发出了极其明确的技术警告:“Reducing transistor widths and increasing lengths increases both VDS and VDSAT... The resulting increases in parasitic capacitance and transistor output conductance can severely degrade settling performance.”(减小晶体管宽度和增加长度...导致的寄生电容增加和晶体管输出电导会严重恶化建立性能)。

3. 驳斥结合逻辑

本领域技术人员在阅读证据1(致力于消除寄生电容带来的延迟)时,绝无动机去引入证据2或证据3中的“双级联电流源”。因为根据证据2的明确教导,引入双级联结构必然会显著增加公共节点处的寄生电容。这种结合会直接激化证据1原本试图解决的技术矛盾,导致电路的瞬态响应变差、建立时间(Settling time)延长,彻底破坏证据1高速切换的发明目的。

合议组应当明察:本领域技术人员不会将一个“会加剧寄生电容”的技术特征(证据2的双级联),强行拼凑到一个“致力于克服寄生电容延迟”的系统(证据1)中。这种结合不仅没有启示,反而面临严重的技术阻碍。

三、 本专利具有突出的实质性特点和显著的进步(协同效应)

本专利权利要求1并非现有技术的简单叠加,而是实现了非显而易见的协同效应(Synergy):

本专利大胆采用了会增加节点寄生电容的“双级联电流源”(以获取极高的输出阻抗和分辨率),但同时通过独创的“负载衰减器”提供极低的输入节点阻抗,实现了短时脉冲波形干扰能量的快速释放(说明书[0043]段),完美抵消了双级联带来的建立时间劣化问题;并且,为了支撑该衰减器的高耗能隔离工作,创造性地引入了“DC补偿级”供给额外电流。

这三者(双级联电流源 + 负载衰减器 + DC补偿级)环环相扣,使得本专利的DAC能够在低电流下同时兼顾高分辨率和宽带高动态性能。对比文件既未给出这种整体架构的启示,也无法实现相同的技术效果。

四、 结论

请求人的无效理由完全建立在割裂技术特征相互联系、无视电路底层物理规律的事后诸葛亮分析之上。证据1与证据2/3之间存在客观的技术排斥(反向教导)。权利要求1具备《专利法》第二十二条第三款规定的创造性,依法应予维持有效。


通过强调“寄生电容”这一核心技术矛盾,我们可以将请求人的逻辑闭环彻底打破。您是否需要我基于上述反驳思路,进一步为您梳理在口头审理(口审)阶段应对专利局合议组可能提出的质询的答辩提纲?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

这是一份为您(作为无效宣告请求人)量身定制的、针对专利权人答辩意见的反驳陈述书正文片段。

在无效程序中,专利权人最常用的脱困手段就是**“将说明书中的具体实施例特征强行读入权利要求”,以及“夸大对比文件之间的技术排斥(反向教导)”**。我们的反驳将直击这两大软肋,向合议组揭示其逻辑漏洞。


意见陈述书(针对专利权人答辩的反驳意见)

一、 专利权人严重违反了权利要求解释的客观原则,企图将说明书特征强行读入权利要求1

专利权人在答辩中反复强调本专利的“负载衰减器”包含“放大器和跨导晶体管”,具有特定的“转移函数”,且“DC补偿级”提供了“正常DAC电流约25%的大量额外电流”。请求人对此坚决反对,这种答辩逻辑在法律适用上是完全错误的。

1. 权利要求1对“负载衰减器”的限定仅为功能性限定,已经被证据1完整公开

查阅目标专利权利要求1的原文,其对“负载衰减器”的限定仅为:“经适配以起隔离级的作用且具有第一输入端和第二输入端”。权利要求1中根本没有出现任何关于“放大器”、“跨导晶体管”或“转移函数”的结构限定! 证据1(D4)明确公开了カスケード・トランジスタ(共源共栅晶体管)22和24,其明确记载的作用正是“将各中间节点IN1和IN2与电位变动屏蔽开(シールド)”([0018]、[0020]段)。这在功能和电路上完全等同于权利要求1中“起隔离级作用”的负载衰减器。专利权人无权在创造性评判时,用说明书[0021]段的具体复杂电路实施例来为权利要求1的宽泛保护范围进行“兜底”。

2. 权利要求1对“DC补偿级”的限定未包含任何具体数值比例

权利要求1仅限定了“DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作”。这与证据1中“ブリード电流 $I_{BLEED}$ 保证了共源共栅晶体管(隔离级)保持在ON状态”([0019]段)在技术本质上是完全一致的。无论该电流是说明书中记载的25%,还是证据1中的其他比例,只要它起到了“提供额外电流以使能(导通)隔离级”的作用,就落入了权利要求1的字面范围。专利权人的答辩理由不攻自破。

二、 证据1与证据2之间根本不存在“反向教导”,专利权人曲解了证据2的技术启示

专利权人声称,由于证据2(D5)指出了级联结构会增加寄生电容并恶化建立性能,因此本领域技术人员不会将“双级联电流源”引入旨在解决延迟问题的证据1中。这一论述是断章取义的,完全颠倒了证据2的真实教导。

1. 证据2的完整技术逻辑恰恰是支持结合的

专利权人刻意忽略了证据2提出问题的前提和解决方案。证据2在[0018]段指出传统级联电流源在低电源电压下由于裕度减小、尺寸增大才会导致寄生电容增加和建立性能恶化。

那么证据2是如何解决这个问题的呢?证据2在[0019]段给出了明确的答案:“为了在增加输出摆幅的同时最小化对节点电压建立行为的影响,发明人提出使用解耦电路(decoupling circuit 14)来解耦负载电阻两端的电压摆动”。

换言之,证据2的明确教导是:只要引入了解耦电路(隔离级),就可以放心使用高阻抗的级联电流源(双级联),而无需担心建立性能的恶化。

2. 结合的必然性与零技术阻碍

回顾证据1(D4),证据1的架构中恰恰已经包含了这种隔离级(共源共栅晶体管22/24)!

本领域技术人员在面对证据1时,为了进一步提高恒流源的输出阻抗以提升DAC精度,非常有动机将其恒流源14替换为本领域常用的“双级联电流源”。由于证据1的架构中自带隔离级(晶体管22/24),本领域技术人员清楚地知道,根据证据2的教导,该隔离级足以吸收和屏蔽双级联结构可能带来的寄生电容和建立时间延迟问题。

因此,将证据2的双级联结构引入证据1,不存在任何技术排斥,反而是一次完美的、有明确技术指引的常规拼图(Routine combination)。

三、 权利要求1的技术方案不具备所谓的“协同效应”

专利权人辩称双级联电流源、负载衰减器和DC补偿级三者产生了“非显而易见的协同效应”。请求人指出,这三者的组合效果仅仅是各个特征自身已知效果的简单叠加(Aggregation)。

  • 双级联电流源:如证据2、3所述,必然带来输出阻抗提高的预期效果。

  • 隔离级(负载衰减器):如证据1、2所述,必然带来屏蔽输出节点电压摆动的预期效果。

  • DC补偿级(Bleed电流):如证据1所述,必然带来维持隔离级常开的预期效果。

    这三个特征在证据1和证据2的结合中,各自发挥着其固有的、已被现有技术充分揭示的功能,没有产生任何出人意料的技术效果。本领域技术人员通过逻辑分析、推理和有限的试验即可得到权利要求1的方案。

四、 结论

专利权人的答辩意见脱离了权利要求1的实际文字限定,且对对比文件进行了断章取义的解读。证据1作为最接近的现有技术,已经公开了本专利权利要求1的绝大部分结构和功能;引入双级联电流源的动机被证据2和本领域公知常识所强烈支持,且不存在反向教导。权利要求1不具备创造性,应当予以全部无效。


代理师策略建议:

在接下来的口审准备中,建议您准备好专利说明书和权利要求书的对照表。当合议组询问“负载衰减器”的具体结构时,我们可以立刻指出说明书将包含放大器的具体结构限定在了**从属权利要求(例如权利要求6或7)**中,从而进一步坐实专利权人在权利要求1的解释上违背了“权利要求差异原则(Claim Differentiation)”。

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

在无效宣告程序及后续的无效行政诉讼中,合议组和法官的裁判标准通常高度依赖于对权利要求字面范围的严格界定,以及对对比文件整体技术启示的客观还原。作为代理无效请求人的专业代理师,我们不仅要精准制定进攻策略,更需要跳出对抗视角,对裁判者的逻辑进行绝对中立的沙盘推演。

以下是基于目前双方的证据和拟定论点,对合议组抉择路径的客观评估及成功概率预测。

一、 合议组的抉择路径沙盘推演

合议组在审理创造性问题时,将严格遵循“三步法”。本案的胜负手在于权利要求的解释以及结合启示的完整性判定。

第一步:权利要求的客观解释(请求人占优)

  • 争议点:“负载衰减器”和“DC补偿级”是否应当被限制为说明书中的具体复杂电路(如包含放大器、特定比例电流等)。

  • 合议组路径:合议组将严格遵循“内部证据优先”和“最大合理解释”原则。只要权利要求1未写入“放大器”、“转移函数”等具体结构限制,合议组绝不会允许专利权人将说明书的实施例强行读入独立权利要求。

  • 裁判倾向:合议组极大概率会认定,D4(JP2001160744A)中的共源共栅晶体管(起屏蔽电位作用)及其伴随的Bleed电流源(起维持导通作用),在结构和功能上完全落入了权利要求1对于“负载衰减器”和“DC补偿级”的宽泛界定。

第二步:区别技术特征与实际解决问题的认定(双方共识)

  • 合议组路径:在确认D4公开了核心的隔离与补偿机制后,合议组会认定权利要求1相对于D4的区别特征仅为:采用“双级联电流源”。

  • 实际解决的技术问题:提高DAC单元中恒流源的输出阻抗(或改善电流源性能)。

第三步:结合启示与“反向教导”的判定(案件核心博弈点)

这是合议组定案的关键。专利权人必然会抛出“D5(US2002030619A1)明确指出级联会增加寄生电容恶化性能,而D4旨在解决寄生电容延迟,故存在反向教导”的抗辩。

  • 合议组路径:合议组审查“反向教导”时,不会仅看对比文件的某一句只言片语,而是会审查其整体技术方案的逻辑闭环。

  • 裁判倾向:合议组会仔细阅读D5的上下文。D5在指出“级联增加寄生电容”后,其给出的最终解决方案正是引入隔离级(解耦电路)。既然D4本身已经具备了隔离级结构,那么按照D5的整体教导,本领域技术人员不仅没有技术障碍,反而有充分的动机在D4中引入双级联电流源,因为现有的隔离级足以抵消级联带来的负面影响。合议组大概率会采信请求人的逻辑,认定反向教导不成立,结合启示明确。


二、 核心争议点裁判视角矩阵

审查要素 专利权人(防御方)立场 无效请求人(进攻方)立场 合议组(裁判者)中立视角预判
特征比对规则 强调用说明书和具体目的来限定权利要求的宽泛术语。 坚持权利要求字面范围的最大合理解释原则。 支持请求人。若无明确限定,宽泛术语必然涵盖D4的对应功能模块。
D4的公开程度 D4的Bleed电流与DC补偿级目的不同;晶体管与衰减器结构不同。 D4完全公开了隔离功能及为隔离级提供额外电流的机制。 倾向请求人。D4在物理连接和客观功能上与权利要求1重合度极高。
反向教导的成立 D5警告级联会恶化建立性能,与D4解决延迟的目的相悖。 D5的完整教导是:配合隔离级即可解决级联的负面问题。 支持请求人。专利权人的论述割裂了D5的上下文,技术排斥不成立。
协同效应认定 三者结合实现了低电流下高分辨率和宽带高动态性能。 仅为已知特征固有功能的简单叠加,无预料不到的效果。 倾向请求人。若权利要求1未限定具体参数或特有结构,协同效应难以被认可。

三、 本次无效提出后的成功概率评估

基于纯技术的案卷分析与过往无效宣告审查的统计规律,对本案做出如下客观评估:

针对权利要求1的无效成功率:极高(80% - 90%)

权利要求1的撰写属于典型的“上位概念/功能性限定”过宽。其最为核心的创新点(引入额外DC电流维持隔离级常开)被D4精准命中。在最大的拦路虎被扫除后,“双级联电流源”作为本领域极其经典的模拟集成电路基础模块,极难在D5和D2的夹击下守住创造性底线。合议组宣告权利要求1无效的逻辑链条非常顺畅,基本不存在法律适用上的硬伤。

潜在风险与变数(需高度警惕):

尽管权利要求1极易被击溃,但案件的最终走向存在一个重大变数:专利权人修改权利要求。

  1. 限缩修改风险:面对强有力的无效证据,专利权人极大概率会在答辩期限内,将从属权利要求(例如说明书 [0021]-[0022] 段中关于第一放大器、第二放大器、转移函数、跨导等具体电路结构)加入独立权利要求中进行限缩。

  2. D4与D5的适用局限:如果专利权人退守至具体的“放大器+PMOS组成的动态负载衰减器”结构,D4的简单共源共栅晶体管和D5的常规解耦电路可能无法提供直接的区别特征公开。届时,我们需要重新寻找能够公开该特定“有源衰减器”网络结构的证据,或者论述该特定网络属于公知常识的难度将大幅增加。

为了应对专利权人几乎必然会采取的退守修改策略,您需要我调取并分析从属权利要求,预先制定针对说明书具体电路实施例的补充无效攻防方案吗?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

在无效宣告程序及后续的无效行政诉讼中,合议组和法官的裁判标准通常高度依赖于对权利要求字面范围的严格界定,以及对对比文件整体技术启示的客观还原。作为代理无效请求人的专业代理师,我们不仅要精准制定进攻策略,更需要跳出对抗视角,对裁判者的逻辑进行绝对中立的沙盘推演。

以下是基于目前双方的证据和拟定论点,对合议组抉择路径的客观评估及成功概率预测。

一、 合议组的抉择路径沙盘推演

合议组在审理创造性问题时,将严格遵循“三步法”。本案的胜负手在于权利要求的解释以及结合启示的完整性判定。

第一步:权利要求的客观解释(请求人占优)

  • 争议点:“负载衰减器”和“DC补偿级”是否应当被限制为说明书中的具体复杂电路(如包含放大器、特定比例电流等)。

  • 合议组路径:合议组将严格遵循“内部证据优先”和“最大合理解释”原则。只要权利要求1未写入“放大器”、“转移函数”等具体结构限制,合议组绝不会允许专利权人将说明书的实施例强行读入独立权利要求。

  • 裁判倾向:合议组极大概率会认定,D4(JP2001160744A)中的共源共栅晶体管(起屏蔽电位作用)及其伴随的Bleed电流源(起维持导通作用),在结构和功能上完全落入了权利要求1对于“负载衰减器”和“DC补偿级”的宽泛界定。

第二步:区别技术特征与实际解决问题的认定(双方共识)

  • 合议组路径:在确认D4公开了核心的隔离与补偿机制后,合议组会认定权利要求1相对于D4的区别特征仅为:采用“双级联电流源”。

  • 实际解决的技术问题:提高DAC单元中恒流源的输出阻抗(或改善电流源性能)。

第三步:结合启示与“反向教导”的判定(案件核心博弈点)

这是合议组定案的关键。专利权人必然会抛出“D5(US2002030619A1)明确指出级联会增加寄生电容恶化性能,而D4旨在解决寄生电容延迟,故存在反向教导”的抗辩。

  • 合议组路径:合议组审查“反向教导”时,不会仅看对比文件的某一句只言片语,而是会审查其整体技术方案的逻辑闭环。

  • 裁判倾向:合议组会仔细阅读D5的上下文。D5在指出“级联增加寄生电容”后,其给出的最终解决方案正是引入隔离级(解耦电路)。既然D4本身已经具备了隔离级结构,那么按照D5的整体教导,本领域技术人员不仅没有技术障碍,反而有充分的动机在D4中引入双级联电流源,因为现有的隔离级足以抵消级联带来的负面影响。合议组大概率会采信请求人的逻辑,认定反向教导不成立,结合启示明确。


二、 核心争议点裁判视角矩阵

审查要素 专利权人(防御方)立场 无效请求人(进攻方)立场 合议组(裁判者)中立视角预判
特征比对规则 强调用说明书和具体目的来限定权利要求的宽泛术语。 坚持权利要求字面范围的最大合理解释原则。 支持请求人。若无明确限定,宽泛术语必然涵盖D4的对应功能模块。
D4的公开程度 D4的Bleed电流与DC补偿级目的不同;晶体管与衰减器结构不同。 D4完全公开了隔离功能及为隔离级提供额外电流的机制。 倾向请求人。D4在物理连接和客观功能上与权利要求1重合度极高。
反向教导的成立 D5警告级联会恶化建立性能,与D4解决延迟的目的相悖。 D5的完整教导是:配合隔离级即可解决级联的负面问题。 支持请求人。专利权人的论述割裂了D5的上下文,技术排斥不成立。
协同效应认定 三者结合实现了低电流下高分辨率和宽带高动态性能。 仅为已知特征固有功能的简单叠加,无预料不到的效果。 倾向请求人。若权利要求1未限定具体参数或特有结构,协同效应难以被认可。

三、 本次无效提出后的成功概率评估

基于纯技术的案卷分析与过往无效宣告审查的统计规律,对本案做出如下客观评估:

针对权利要求1的无效成功率:极高(80% - 90%)

权利要求1的撰写属于典型的“上位概念/功能性限定”过宽。其最为核心的创新点(引入额外DC电流维持隔离级常开)被D4精准命中。在最大的拦路虎被扫除后,“双级联电流源”作为本领域极其经典的模拟集成电路基础模块,极难在D5和D2的夹击下守住创造性底线。合议组宣告权利要求1无效的逻辑链条非常顺畅,基本不存在法律适用上的硬伤。

潜在风险与变数(需高度警惕):

尽管权利要求1极易被击溃,但案件的最终走向存在一个重大变数:专利权人修改权利要求。

  1. 限缩修改风险:面对强有力的无效证据,专利权人极大概率会在答辩期限内,将从属权利要求(例如说明书 [0021]-[0022] 段中关于第一放大器、第二放大器、转移函数、跨导等具体电路结构)加入独立权利要求中进行限缩。

  2. D4与D5的适用局限:如果专利权人退守至具体的“放大器+PMOS组成的动态负载衰减器”结构,D4的简单共源共栅晶体管和D5的常规解耦电路可能无法提供直接的区别特征公开。届时,我们需要重新寻找能够公开该特定“有源衰减器”网络结构的证据,或者论述该特定网络属于公知常识的难度将大幅增加。

为了应对专利权人几乎必然会采取的退守修改策略,您需要我调取并分析从属权利要求,预先制定针对说明书具体电路实施例的补充无效攻防方案吗?

 


权利要求2

根据权利要求1所述的电路,其中所述双级联电流源具有输出端且所述DCMS具有输入端,且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。


权利要求3

根据权利要求1所述的电路,其中所述双级联电流源包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。


权利要求4

根据权利要求3所述的电路,其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻,其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻,且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。


权利要求5

根据权利要求2所述的电路,其中所述DCMS包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端,所述第一PMOS晶体管的栅极连接到第一数据输入端,且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端,所述第二PMOS晶体管的栅极连接到第二数据输入端,且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。


权利要求6

根据权利要求1的电路,其中所述DC补偿级包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到导轨电压,其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端,且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述导轨电压,其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端,且其中所述第二PMOS晶体管的栅极连接到VBP。


权利要求7

根据权利要求1所述的电路,其中所述负载衰减器包括: 第一放大器,其中所述第一放大器的正输入端接收第一参考信号; 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端,其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端,且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端; 第二放大器,其中所述第二放大器的正输入端接收第二参考信号; 第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端,其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端,且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。


权利要求8

根据权利要求7所述的电路,其中所述第一放大器和第二放大器具有转移函数,其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导,且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。


权利要求9

根据权利要求1所述的电路,其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。


权利要求10

根据权利要求1所述的电路,其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动,从而减小所述DAC的信号/代码相依行为。


权利要求11

根据权利要求1所述的电路,其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。


权利要求12

根据权利要求1所述的电路,其进一步包括连接到所述负载衰减器的输出端的滤波器。


权利要求13

根据权利要求1所述的电路,其中所述DAC是低功率高分辨率宽带DAC。


权利要求14

一种用于实施具有内建负载衰减器的宽带数/模转换器DAC的方法,所述DAC具有第一输出端和第二输出端,所述方法包括:通过电流源产生电流,其中所述电流源是双级联电流源; 将所述所产生的电流施加到差动电流模式开关DCMS; 使用所述DCMS将数字信号转换成模拟信号; 使所述模拟信号通过负载衰减器,所述负载衰减器起隔离器的作用且具有第一输入端和第二输入端;以及使用DC补偿级向所述模拟信号增加直流DC分量; 其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。


权利要求15

根据权利要求14所述的方法,其中所述双级联电流源具有输出端且所述DCMS具有输入端,且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。


权利要求16

根据权利要求14所述的方法,其中所述双级联电流源包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。


权利要求17

根据权利要求16所述的方法,其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻,其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻,且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。


权利要求18

根据权利要求15所述的方法,其中所述DCMS包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端,所述第一PMOS晶体管的栅极连接到第一数据输入端,且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端,所述第二PMOS晶体管的栅极连接到第二数据输入端,且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。


权利要求19

根据权利要求14的方法,其中所述DC补偿级包括: 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到导轨电压,其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端,且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP;以及第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述导轨电压,其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端,且其中所述第二PMOS晶体管的栅极连接到VBP。


权利要求20

根据权利要求14所述的方法,其中所述负载衰减器包括: 第一放大器,其中所述第一放大器的正输入端接收第一参考信号; 第一p型金属氧化物半导体PMOS晶体管,其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端,其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端,且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端; 第二放大器,其中所述第二放大器的正输入端接收第二参考信号; 第二PMOS晶体管,其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端,其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端,且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。


权利要求21

根据权利要求20所述的方法,其中所述第一放大器和第二放大器具有转移函数,其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导,且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。


权利要求22

根据权利要求14所述的方法,其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。


权利要求23

根据权利要求14所述的方法,其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动,从而减小所述DAC的信号/代码相依行为。


权利要求24

根据权利要求14所述的方法,其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。


权利要求25

根据权利要求14所述的方法,其进一步包括对所述负载衰减器的输出进行滤波。


权利要求26

根据权利要求14所述的方法,其中所述DAC为低功率高分辨率宽带DAC。


权利要求27

一种具有具有内建负载衰减器的宽带数/模转换器DAC的无线装置,其包括:用于通过电流源产生电流的装置,其中所述电流源是双级联电流源; 用于将所述所产生的电流施加到差动电流模式开关DCMS的装置; 用于使用所述DCMS将数字信号转换成模拟信号的装置; 用于使所述模拟信号通过负载衰减器的装置,所述负载衰减器起隔离器的作用;以及用于使用DC补偿级向所述模拟信号增加直流DC分量的装置; 其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。


Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE