一种包括源极栅极的设备，其包括： 电荷存储装置串，其与包括半导体材料的柱相关联； 源极栅极装置，其耦合到源极，且经配置以控制所述电荷存储装置串的通道与所述源极之间的导电；及源极选择装置，其耦合于所述电荷存储装置串与所述源极栅极装置之间，所述源极选择装置经配置以控制所述通道与所述源极之间的导电。

综合前面英文、日文、韩文、中文四轮检索，并重新核对目标权利要求1、CN101651144A/KR20090128776A、JP2006049728A、CN102034829A、CN101595528A等关键文献后，我认为目前已经形成一套相当强的创造性无效证据链。

综合最优主组合，我建议确定为：

D1：CN101651144A（与KR20090128776A同族）
+
D2：JP2006049728A

这组比最初的US20060261404A1 + US5912489A、以及后来的CN102034829A + CN101595528A更适合作为第一主攻组合。核心原因是：D1本身就是“竖直半导体柱 + charge-trap NAND + 源侧下部选择线”，并且明确进一步提出在正常LSL之外使用dummy lower selection line；D2则把这种“增加第二源侧选择结构”具体落实为SGS1、SGS2两个源线侧选择栅，并明确说明其技术效果是降低选择晶体管漏电、提高截止性能。这样能够最大程度降低“用平面NAND事后拼接3D NAND”的风险。(谷歌专利)

我对该主组合单独成立创造性无效理由的概率评估为约80%～87%；如果同时提交下面建议的3～4条平行组合，综合考虑权利要求1被全部宣告无效的概率，我认为较合理的客观区间是约84%～90%，中心判断约87%。这一概率是案件强弱评估，不是统计学概率。

一、先准确确定权利要求1究竟保护什么

CN103782344B对应美国同族US8797806B2的权利要求1可以稳定拆成以下五项特征。其最早优先权日为2011年8月15日。(谷歌专利)

权1本身没有限定source gate必须采用目标专利图3中的特定共享结构，也没有要求pillar必须延伸至well，这些内容分别出现在说明书实施方式或后续从属权利要求中。权1也没有限定source gate与source select device必须采用不同晶体管材料、特殊阈值、特殊长度或特殊偏压。(谷歌专利)

这正是现有无效路线很强的根本原因。

二、四语检索结果归并

前面检索到的文件很多，其中若把同族文件也分别计数，会夸大证据数量。更合理的办法是按独立技术族和无效功能归类。

第一类：用于公开“pillar/vertical charge-storage NAND + 一个源侧控制器件”的D1

其中CN101651144A于2010年2月17日公开，明显早于2011年8月15日。其韩国同族进一步明确：active pillar形成垂直NAND；gate insulating film可以包含blocking layer、charge-storage film和tunnel layer；LSL控制source region与active pillar之间的电连接。(谷歌专利)

尤其重要的是，D1自己还明确说：

除正常upper/lower selection line以外，与最低/最高gate layer相邻的至少一个gate conductive layer，可以作为dummy lower selection line / dummy upper selection line。(谷歌专利)

这项公开是选择它做最佳D1的决定性原因。

三、第二类：用于公开“两个串联源侧控制器件”的D2

这里最值得突出的是JP2006049728A。

该文献优先权日2004年8月6日，2006年2月16日公开。(谷歌专利)

其第三实施方式变形例2不是模糊说“可以增加一个gate”，而是明确把：

SGS

改成：

SGS1 + SGS2

两个源线侧选择栅，并明确说明两个source-side selection gates能够降低selection transistor的leakage current、提高cutoff performance。(谷歌专利)

这就是目前最强的D2。

四、最佳主组合：CN101651144A + JP2006049728A

下面按照权利要求1逐项比对。

D1对F1以及正常LSL的source-channel控制非常清楚。其LSL能够通过控制well形成反型区，使source region与active pillar电连接；这与目标权利要求的“configured to control conduction between the channel and the source”在功能上高度吻合。(谷歌专利)

五、为什么这一组合优于“CN102034829A + CN101595528A”

CN102034829A + CN101595528A仍然是非常好的备用组合，但我现在把它排在第二梯队。

CN102034829A于2011年4月27日公开，其pillar + charge-trap + lower/source selector结构非常干净。(谷歌专利)

CN101595528A于2009年12月2日公开。其美国同族的原文明示：

如果一个NAND string使用multiple source select gates，则这些source select gates将串联耦合在common source line与第一floating-gate transistor之间。(谷歌专利)

所以这组在“特征覆盖”上几乎没有问题。

但它存在一个比首选组合更明显的抗辩空间：

D1只显示一个vertical NAND source selector；
D2的multiple SGS来自普通NAND architecture；
为什么本领域技术人员一定要把D2加入vertical pillar结构？

而在CN101651144A + JP2006049728A中，这个问题明显弱化，因为D1自己已经提出normal LSL + dummy lower selection line。

换言之：

D2不是告诉技术人员“突然在3D NAND里多放一根gate”，
而是告诉技术人员如何实现D1自己已经提出的“additional lower selection line”，以及这样做具有何种已知技术效果。

这是首选组合最大的优势。

六、最合理的创造性三步法

第一步：最接近现有技术

选择CN101651144A。

它与目标权1具有：

• 相同的3D/vertical memory技术领域；

• semiconductor active pillar；

• charge-storage memory cells；

• NAND string；

• source region；

• source-side lower select/control structure。

并且已经提出additional dummy lower selection line。(谷歌专利)

第二步：区别技术特征

谨慎表述时，不建议把区别写成：

“D1完全没有第二个lower select gate。”

因为D1已经提出dummy lower selection line。

更准确的区别应当确定为：

D1虽然提出在LSL之外使用dummy lower selection line，但没有像权利要求1那样明确、毫无疑义地限定该附加lower selection structure本身作为一个独立source select device，与靠source侧的source gate device串联，并同样被配置为控制string channel与source之间的导电。

这样既不夸大D1，也不会给专利权人留下“无效请求错误理解D1”的口实。

实际解决的技术问题建议确定为：

如何进一步改善垂直NAND string源侧的截止和隔离性能、减少非期望源侧导通或泄漏，同时保持对channel-source conduction的有效控制。

不要写成“如何增加第二个source gate”，否则容易构成事后分析。

第三步：是否存在技术启示

JP2006049728A给出的启示非常直接：

普通一个source-side SGS可以改为两个SGS1、SGS2；
两个source-side selection gates能够降低selection transistor leakage并改善cutoff performance。(谷歌专利)

于是，本领域技术人员面对D1已经公开的：

charge-storage pillar → dummy lower-selection position → LSL → source

时，用D2成熟的双source-side selection transistor结构具体实现D1的additional lower selection line，是一条非常短的技术路径。

这已经不是典型的“拼图式组合”。

七、专利权人最可能的四个反驳

第一，“dummy lower selection line不是source select device”。

这是对方最有力的形式反驳。

但主组合并不依赖把D1中的dummy LSL直接强行解释为权1source select device。D1只负责证明3D pillar中已经存在设置additional lower selection line的明确方向；D2负责证明该位置可以具体实施成第二个源侧selection transistor，而且具有降低leakage、提高cutoff的功能。

因此这个抗辩对新颖性有较大影响，对创造性影响明显小很多。

第二，“JP2006049728A是平面floating-gate NAND，与vertical charge-trap NAND不同”。

这是整个无效案剩余最大的实质风险。

但D1自身已经把additional dummy lower selection line引入vertical pillar架构，因此不存在从零开始把二维双SGS硬移植到3D的问题。D2承担的是成熟source-side transistor结构及其功能启示。

第三，“source gate device不是第二个SGS”。

目标说明书确实给source gate赋予了较具体的well-control实施方式，但权利要求1本身只限定它：

1. coupled to a source；

2. controls conduction between string channel and source。

权1没有限定它必须是某一种特殊well gate，也没有限定它必须共享多个pillars。目标权1本身的文字是非常宽的。(谷歌专利)

这也是我认为专利权人不能轻易依靠名称差异逃脱的原因。

第四，“目标专利解决read disturb，而D2解决leakage/cutoff”。

目标专利说明书确实把source gate与read disturb联系起来。(谷歌专利)

但权1没有把“减少read disturb”写成结构或功能限定。创造性判断仍然应围绕区别结构客观产生的技术作用，而JP2006049728A已经明确提供source-side leakage/cutoff的改进动机。

八、建议正式提出的无效组合排序

我建议不要把六七篇文件放进一个组合，而是建立独立的两篇组合理由：

US20050128807A1/JP2007513455A、CN101727977A/KR20100043484A等不建议塞入主组合，更适合用于论证结合动机、降低common-source leakage、program disturb以及multiple-selection architecture属于已知设计手段。

九、客观成功概率

经过本轮统一复核，我会稍微下调此前“88%～93%”的偏乐观评价。原因不是现有技术变弱，而是严格按无效审理标准看，权1仍有一个需要真正说服合议组的问题：

传统第二个source-side selection transistor，与目标权1所称“source gate device”之间是否属于本领域技术人员能够直接采用的等效/显而易见实现。

我目前会这样估计：

我的最终判断：约87%左右，属于较高无效成功概率。

但我不建议主攻新颖性。CN101651144A虽然已经非常接近，而且有dummy lower selection line，但其对该dummy line是否像权1第二器件一样明确控制channel-source conduction的文字公开仍不够硬。单篇新颖性主张容易把案件带入不必要的“dummy是否实际起select作用”的争论。

最佳战略应当是：以创造性为绝对主攻，CN101651144A + JP2006049728A作为第一组合；CN102034829A + JP2006049728A和CN102034829A + CN101595528A作为两条平行备用理由。

这样证据链分别从**“3D结构本身已有第二lower-select启示”、“双SGS明确解决leakage/cutoff”以及“multiple SGS串联在common source与第一memory cell之间属于普通NAND架构”**三个不同角度夹击权利要求1。(谷歌专利)

我按您给出的 A/B/C/D 四个技术特征严格拆分，以 2011年8月15日之前已经公开 为硬截止条件，对 Google Patents 做了目标案同族、关键词、引用链、垂直 NAND/charge-trap/pillar、multiple source-select 等多轮交叉检索。

先给结论：本轮检索尚未确认到一件截止日前英文公开能够在同一文献中严格、完整地同时公开 A+B+C+D。 但已经找到一组相当强的“A/垂直柱结构 + BCD/双级源侧选择结构”组合证据，其中我认为最值得优先用于进一步制作无效证据表的是：

US20090230454A1 + US20070047312A1，其次是 US20070252201A1 + US20070253253A1，再其次是 US20070252201A1 + US5912489A。

目标案美国同族 US8797806B2 的权利要求1与您划分的 A–D 完全对应，最早优先权/申请日为 2011-08-15。因此以下文件的公开时间全部严格早于该日。 (Google Patents)

一、严格 A/B/C/D 对比结果

这里采用最保守规则：同一个现有技术晶体管不重复充当权利要求1中的两个不同装置。 对于只有一个源侧选择晶体管的文献，我将这个最靠近 source、直接控制 string-source 通路的晶体管优先映射到 B；因此不会再拿它重复满足 C/D。

下面是为什么我这样判。

二、D1：US20090230454A1 —— 我认为目前最适合做第一主引证的文件

公开日：2009-09-17；优先权日：2008-03-13。 (Google Patents)

特征 A：✅ 严格命中

该文献公开：

• hole 内形成 charge trapping layer 228；

• 再形成 conductive pillar 230，例如 polysilicon；

• pillar + charge trapping layer + conductive layer 构成 SONOS；

• 每根 pillar 两侧形成串联 memory cells；

• 文献明确说 common pillar 将多个 memory cells in series 连接起来。 (Google Patents)

这对应：

A：电荷存储装置串，其与包括半导体材料的柱相关联

这里的 polysilicon 足以对应 semiconductor material；而 charge trap 直接对应 charge storage device 的一种实现。目标案权利要求6本身也明确允许 charge trap transistor。 (Google Patents)

特征 B：✅，但必须采取“单器件只映射一次”的规则

US20090230454A1 的 source select transistor 216：

• 与串联 memory-cell string 相连；

• selectively couples the lower end of conductive pillar 230 and thus the string to source line 200。 (Google Patents)

所以按功能和位置，可以把 216 映射为目标 B 的 source gate device：

string/channel → 216 → source line。

特征 C：❌

问题在这里。

US20090230454A1 只有一只明确的源侧 source select transistor 216，没有再公开一只位于：

charge-storage string → source-select device → source-gate device → source

中的第二源侧器件。 (Google Patents)

因此不能把 216 一会儿当 B，一会儿又当 C/D。

特征 D：❌（在上述严格映射规则下）

216 本身当然具有控制串与源线导通的功能；但既然已经把它映射为 B，就缺乏另一个作为 C 中“source select device”的独立器件，所以严格的 D 不能再由同一晶体管重复满足。

结论：D1 = A+B，非常强；缺口高度集中在 C+D 所需要的第二只串联源侧开关。

三、D2：US20070047312A1 —— 目前最值得与 D1 组合的 B+C+D 文献

公开日 2007-03-01，Micron Technology。 (Google Patents)

这是本轮检索最重要的发现之一。

文献明确提出 NAND architecture 使用：

multiple series-coupled select gates on the drain and/or source ends of the NAND strings

并明确给出其目的之一是缓解 GIDL/current leakage/program disturb，同时可以减小单个 select gate 的尺寸。 (Google Patents)

其权利要求1进一步给出了非常清楚的源侧顺序：

NAND string → first source select gate → second source select gate → source line

其中：

• first source select gate 位于 string 与 source line 之间；

• second source select gate 位于 first source select gate 与 source line 之间。 (Google Patents)

因此映射极其自然：

B：✅

将最靠近 source line 的：

second source select gate

映射为目标案的 source gate device。

它位于第一 source-select gate 与 source line 之间，并由栅电位控制。 (Google Patents)

C：✅

将靠近 NAND string 的：

first source select gate

映射为目标案的 source select device。

其位置正是：

string → first SGS → second SGS → source

也就是：

string → C → B → source。 (Google Patents)

D：✅

first source select gate 是串在 NAND string-source 导电路径上的选择晶体管，文献分别向第一、第二 source select gate 施加控制电位；其开/关直接控制该串联导电路径。 (Google Patents)

A：❌

该文献是常规 NAND string/select-gate 架构，并未在这里公开目标 A 所要求的 semiconductor pillar。

所以：

D2 = B+C+D，非常干净。

而且其明确给出了“为什么在 source 端使用多个串联 select gates”的技术原因，这一点对 D1+D2 的组合价值很大。 (Google Patents)

四、D3：US20070253253A1 —— B+C+D 的另一件非常强文件

公开日 2007-11-01，Micron Technology。 (Google Patents)

我认为它与 D2 至少同等级，在“器件相对位置”的文字表达上甚至更直接。

说明书明确写：

• 第一源选择栅 SGS-0 的 source region 与 source line 相连；

• SGS-0 的 drain 与第二源选择栅 SGS-1 的 source 相连；

• SGS-1 又被明确称为 “cell side select gate”；

• SGS-1 与 NAND string 中的第一 memory cell 相邻并连接。 (Google Patents)

也就是：

source line — SGS-0 — SGS-1 — first memory cell — NAND string

反过来看：

NAND string → SGS-1 → SGS-0 → source

这几乎就是目标案 C/B 的顺序。

更关键的是权利要求15：

• first select gate coupled to a source line；

• second select gate coupled to the first memory cell of the string。 (Google Patents)

所以：

B = SGS-0：✅
C = SGS-1：✅
D = SGS-1 控制串联导电路径：✅
A：❌

此外，文献还明确说 source side 可采用 two select gates in series，并以缩小 layout size 为目的。 (Google Patents)

与 D2 的选择

如果制作无效请求的技术特征表，我会：

D2 放主位，D3 放补强。

原因是 D2 的 claim language 用了连续两个 “interposed between”，和目标 C 的“coupled between”逻辑非常接近；D3 则用 SGS-0/SGS-1 和 “cell side select gate” 把物理次序说得更加形象。 (Google Patents)

五、D4：US5912489A —— 1999 年已经出现 B+C+D 的核心二级源侧结构

公开日：1999-06-15。 (Google Patents)

它的重要价值不是垂直 NAND，而是证明：

“NAND string 的源侧串接两个独立选择晶体管”早在 1999 年已经公开。

权利要求1直接规定：

1. 多个 data storage transistors 串联形成 NAND string；

2. series select transistor 的 drain 与 NAND string 最后一只 storage transistor 的 source 相连；

3. source select transistor 的 drain 与 series select transistor 的 source 相连。 (Google Patents)

因此拓扑就是：

NAND string → series select transistor → source select transistor → source/Vss

文献还进一步说明 source select transistor 的 source 接 Vss，并明确说当 series-select 和 source-select 两者均打开时，形成 array Vss 与 NAND string 之间的 conduction path。 (Google Patents)

所以严格映射：

B：✅ 最靠近 Vss/source 的 source select transistor
C：✅ 位于 NAND string 与前述器件之间的 series select transistor
D：✅ series select transistor 的 gate 对这条 NAND-string/source 通路进行通断控制
A：❌ 没有目标 semiconductor pillar

这个文件非常适合用来打击一种可能的论点——即“2011 年才想到在 NAND 串源端设置两级独立控制器件”。

六、D5：US20070252201A1 —— 对 A 的文字公开极强

公开日：2007-11-01；优先权日 2006-03-27。 (Google Patents)

它的权利要求1几乎逐字给出了 A 的核心结构：

• memory string；

• plurality of electrically programmable memory cells connected in series；

• pillar shaped semiconductor；

• 第一绝缘层；

• charge storage layer；

• 第二绝缘层；

• 多层 electrodes。 (Google Patents)

因此：

A：✅，极强

从“文字对应程度”看，我认为 D5 是目前 A 的最佳文件之一，甚至比 D1 更适合单独证明“pillar comprising semiconductor material + charge-storage string”。

它同时还有：

• source-side selection gate line SGS；

• lower selection gate transistor SSTr；

• SSTr 与下层 source line SL/最低层 memory array 的相对位置。 (Google Patents)

所以单个 source-side select transistor 可以承担 B 类控制功能。

但是：

C：❌，D：❌

同 D1 一样，尚未看到它在 source 端再串联第二只独立 select/source-gate device，从而形成目标要求的：

string → source select device → source gate device → source

因此不能用单个 SSTr 重复满足两个装置。

七、D6：US20100309729A1 —— 很值得作为“目标结构邻近文献”

公开日 2010-12-09。 (Google Patents)

这件文献离截止日较近，但在结构上很有价值：

• active pillar 422 comprises a single crystalline semiconductor；

• gate patterns 沿 active pillar 侧壁堆叠形成 vertical cell string；

• cell gate 与 active pillar 之间设置 charge storage pattern 430；

• charge storage pattern 包括 tunnel dielectric、trap insulation、blocking insulation。 (Google Patents)

因此：

A：✅

非常强。

在 source 侧，它又公开：

• common source region 与 active pillar 电连接；

• ground select gate pattern 441 位于 substrate/source-side 与最低 cell gate 之间；

• ground select gate controls the electrical connection between the active pillar and the well。 (Google Patents)

因此：

B：✅

从功能上，它已经是“耦合到 source-side region 并控制 vertical-pillar channel/source-side conduction”的门控器件。

但还是只有这一层明确的 source-side selection：

C：❌；D：❌（缺少第二个独立源侧装置）。

这件文献与 D2/D3 的组合也很值得保留。

八、D7：US20090097309A1 —— 最值得警惕的“接近单篇完整公开”文件

公开日：2009-04-16。 (Google Patents)

它已经公开：

• semiconductor pillar；

• charge accumulation film；

• 一根 semiconductor pillar 上的 memory elements 构成 memory string；

• memory cell transistors 由 semiconductor pillar 串联。 (Google Patents)

同时还出现：

• source-side select transistor S1，source 接 common source line CELSRC；

• 一个额外的第三选择晶体管 S3。 (Google Patents)

乍看很像目标案。

但严格检查后，不能把它判成 C。

原因是第三选择栅 SGC/S3 明确位于：

WL08 与 WL09 之间，

即整个 memory string 的中部。文献甚至分别定义 SGC 上方和下方的 memory cells。 (Google Patents)

目标 C 要求的是：

source select device coupled between the string of charge storage devices and the source gate device

即：

完整 charge-storage string → C → B → source

而 S3 是把 memory string 从中间切开，不是处于完整 string 与 source-side gate S1 之间。

所以我的严格结论是：

A：✅
B：✅（S1）
C：❌
D：❌

这件文献非常适合作为“为什么不能把相似结构硬算成完全公开”的边界案例。

九、补强文献 US20060261404A1

US20060261404A1，公开 2006-11-23。 (Google Patents)

它已经有：

• vertical NROM NAND string；

• substrate pillars；

• memory cells 位于 pillar sidewalls；

• trapping layer；

• source/drain 端 select gates；

• select gate 将 NAND string 选择性连接 source line。 (Google Patents)

但我只把 A 判作 △，而不是 ✓。

原因是它的 NAND string 是沿着一系列 substrate pillars 和 trenches形成，而目标 A 更自然地对应“一个包含半导体材料的柱与一个 charge-storage-device string 相关联”。D1、D5、D6 对这一点更干净，不需要用 D8 冒解释风险。 (Google Patents)

十、目前最强的无效组合

组合一：US20090230454A1 + US20070047312A1

我目前将它排在第一。

这个组合最重要的地方不是机械“拼图”，而是 D2 自己给出了采用多个 source-side select gates 的技术原因：

降低 GIDL/current leakage/program disturb，同时允许较小的 select-gate feature size。 (Google Patents)

也就是说，D1 已经具有：

vertical charge-storage pillar + 一个 source-side select device

而 D2 明确教导：

NAND string source end → 使用多个串联 select gates。

从纯技术检索角度看，这是目前我认为最需要优先深入论证的一条证据链。 (Google Patents)

组合二：US20070252201A1 + US20070253253A1

这个组合的优势是文字对应非常漂亮：

D5 Claim 1 → A
D3 Claim 15 / Fig.3 → B+C+D

尤其 D5 直接使用 pillar shaped semiconductor + charge storage layer + memory string；D3 直接使用 source-line-side SGS-0 和 cell-side SGS-1。 (Google Patents)

如果要制作“权利要求1—证据逐特征对照表”，这一组可能比第一组更容易写得简洁。

组合三：US20070252201A1 + US5912489A

优势在于时间跨度。

D5 证明 2007 年前已有 A；D4 则把 B+C+D 的双源侧串联选择器件一直推到 1999 年公开。 (Google Patents)

这对证明“双级源侧开关本身不是接近 2011 年才出现的技术思想”非常有帮助。

最终排序建议

如果现在就要把检索结果转入 CN103782344B 权利要求1的无效证据体系，我会按下面的顺序投入精力：

首选主组合：US20090230454A1 + US20070047312A1。

其中第一篇解决垂直 charge-storage pillar，并已经有 string-to-source 单级门控；第二篇恰好教导把 NAND source end 做成两个串联 select gates，并明确给出技术动机。 (Google Patents)

第二组合：US20070252201A1 + US20070253253A1。 前者对 A 的 claim-level 文字公开最强，后者对 B/C 的相对位置最清晰。 (Google Patents)

US5912489A 建议作为重要补强证据保留。 它的 Claim 1 对“string → 第一选择晶体管 → 第二选择晶体管 → source”的公开非常早、非常直接。 (Google Patents)

另外需要特别说明：我前面检索过程中曾暂时把 D1 的单个 source select transistor 216 记作“对 D 有贡献”。经过最后的严格 distinct-device 校核后，我采用更保守的最终映射：216 优先映射 B，C/D 不再重复使用同一器件。 这更符合您要求的严格 A/B/C/D 划分，也避免在无效对照中出现“一只晶体管同时充当两个分别限定装置”的薄弱点。 (Google Patents)

以上是技术性现有技术检索和特征比对，不替代具体案件中的法律判断。

继续按您前面给出的 A/B/C/D 四个技术特征严格划分，并把 2011年8月15日之前已经公开的日本 JP 公报作为硬条件做多轮 Google Patents 检索后，这一轮出现了一个比前面英文组合更值得优先研究的结果：

JP2010192569A，公开日 2010-09-02，东芝，是目前检索到的最强日本单篇候选。按权利要求1的功能和相对位置解释，它有较强基础在同一篇文献内对应 A+B+C+D。(Google Patents)

而在组合证据方面，JP2007266143A + JP2001518696A 和 JP2007266143A + JPH06275800A 都非常值得保留。

一、目前日本文献优先级

以下重点解释。

1. J1：JP2010192569A——本轮最重要的新发现

公开号：JP2010192569A
名称：不揮発性半導体記憶装置及びその製造方法
申请人：Toshiba Corp
优先权日：2009-02-17
公开日：2010-09-02。(Google Patents)

这件文献最重要，因为它不是简单的：

memory string + 一只 source select transistor

而是在 memory stack 与源极连接端之间设置了上下两层不同的选择栅晶体管。

A：✅ 很强

JP2010192569A 明确公开：

• 半導体ピラー SP；

• semiconductor pillar 作为 channel；

• 电荷蓄积层；

• 电荷蓄积层可以采用氧化硅/氮化硅/氧化硅结构；

• semiconductor pillar 可采用 polysilicon；

• SP1+SP2 连接成 U字形 NAND string。(Google Patents)

特别是说明书直接写：

第1、第2半导体柱形成 U字形状のNANDストリング

因此相对于：

A：电荷存储装置串，其与包括半导体材料的柱相关联

这是非常直接的公开。(Google Patents)

B：✅ 强

在 source 支路上，JP2010192569A 明确说：

• SP2、SP3 接至 共通のソース配線 M0；

• semiconductor pillar 本身构成选择栅晶体管的 channel；

• 通过 上层选择栅 SGA 和下层选择栅 SGB 对 semiconductor pillars 进行选择；

• 对选择栅施加不同电压能够选择/驱动相应的柱。(Google Patents)

所以，在与 source line M0 相连的 SP2 支路上，最靠 source 一侧的上层选择栅晶体管可对应：

B：source gate device coupled to a source

它不是存储晶体管，而是独立的 gate-controlled selection transistor。

C：✅——这是它真正超过普通 3D NAND 文献的地方

JP2010192569A 明确规定：

• 第一选择栅晶体管 SGT1 位于 pillar 的端部；

• 第二选择栅晶体管 SGT2 位于：

  第一选择栅晶体管 SGT1 与 memory stacked body ML 之间。(Google Patents)

也就是说，在 source-connected SP2 支路上，结构顺序可以表示为：

memory-cell stack / NAND string
→ SGT2
→ SGT1
→ source wiring M0

这与权利要求1的：

charge-storage string
→ source select device
→ source gate device
→ source

在相对位置上高度一致。

因此严格映射可以采用：

• B = source-adjacent SGT1

• C = SGT2

• SGT2 明确位于 SGT1 与 memory stack ML 之间。(Google Patents)

这里没有使用“同一只晶体管重复映射 B 和 C”的问题。

D：✅，但建议无效理由中把功能论证写扎实

文献进一步说明：

• semiconductor pillar 是 SGT1～SGT4 的 channel；

• 改变 gate voltage / threshold 可以选择 semiconductor pillar；

• 上层和下层选择栅共同施加控制电压，可选择 source-connected pillars；

• 不同上下层栅电压组合决定哪根 pillar 被选择。(Google Patents)

因此 SGT2 并不是一个无关的结构层，而是实质参与 channel 通断/选择的选择晶体管。

这对应：

D：source select device configured to control conduction between the channel and source

具有很强技术对应关系。

我对 J1 的最终判断

我会把它定为：

A ✅ / B ✅ / C ✅ / D ✅，但 B/D 属于“功能+拓扑解释型完全对应”，不是文献使用了与目标案完全相同的 source gate/source select 命名。

这点很重要。

JP2010192569A 把两只器件称为：

• 第1選択ゲートトランジスタ

• 第2選択ゲートトランジスタ

而目标案把两只器件分别命名为：

• source gate device

• source select device

但目标权利要求1本身对两者的核心限制是位置和控制导通功能：source gate device 位于 source 一侧，而 source select device 位于 string 和 source gate device 之间。目标美国同族权利要求1的英文原文也正是这个拓扑。(Google Patents)

因此，JP2010192569A 是我认为最应该首先制作逐项证据表、逐图核对的日本文献。

2. J2：JP2007266143A——A 的日本文献中极强

公开日：2007-10-11，东芝。(Google Patents)

它的摘要几乎可以直接拿来对 A：

多个 electrically rewritable memory cells 串联形成 memory strings；memory string 包含 柱状半導体，其周围形成绝缘层、電荷蓄積層、第二绝缘层和多层电极。(Google Patents)

因此：

A：✅ 极强

而且不是依靠实施例拼出来，而是摘要/核心发明结构直接写明：

memory string + 柱状半导体 + charge-storage layer。

这是此前英文 US20070252201A1 的日本原始同族，所以在需要“日本公开文件”时，优先直接使用 JP2007266143A。

该文献也有 source-side selection transistor，因此对 B 有贡献；但严格采用“两只不同器件”的标准：

C/D 不满足。

3. J3：JP2001518696A——B+C+D 的文字对应非常漂亮

公开号：JP2001518696A
公开日：2001-10-16。(Google Patents)

题名本身就是：

デュアルソースサイド多結晶シリコン選択ゲート構造…

而说明书非常明确：

• 在 floating-gate NAND string 的末端；

• 设置 直列選択トランジスタ；

• 再设置 ソース選択トランジスタ；

• 两者串联；

• series select transistor 接 NAND string 最后一只 memory transistor；

• source select transistor 接 array Vss。(Google Patents)

结构就是：

NAND string
→ series select transistor
→ source select transistor
→ Vss/source

与目标案可以直接对应：

• B = 靠 Vss/source 的 source select transistor

• C = 靠 NAND string 的 series select transistor

更关键的是，文献明确说两只晶体管的 gate 都升高时，在：

array Vss 与 NAND string 之间提供导电路径

而且明确说每个 NAND cell 在数据存储晶体管与 ground source 之间有两只串联 source-side selection transistors。(Google Patents)

所以：

B：✅
C：✅
D：✅
A：❌

这是我认为目前日本文本里 BCD 文字对应最直接的一件。

唯一要注意的是，它属于日本国家阶段公开，而不是东芝这种日本本土原始申请。但作为 JP 日文公开公报没有问题。

4. J4：JPH06275800A——1994 年的日本原始 B+C+D 文献

特开平6-275800
公开日：1994-09-30
申请人：Toshiba Corp。(Google Patents)

这件的价值很高，因为时间非常早，而且是日本原始申请。

说明书明确说：

• NAND cell 由具有 charge-storage layer/control gate 的多个 memory cells 串联构成；

• NAND cell 的一端通过第二选择结构连接 source line。(Google Patents)

然后进一步公开：

• source-line 一侧的“第2选择晶体管”并不是一只器件；

• 而是由 E型 transistor + D型 transistor 两只晶体管串联组成。(Google Patents)

实施例再次确认：

• source line 22；

• source-line-side 第2 selection transistor 21；

• 该 selection transistor 由 E型 transistor 11 与 D型 transistor 12 串联组成；

• NAND memory cells 位于 drain-side selection structure 与 source-side selection structure 之间。(Google Patents)

因此在 source 一侧完全可以拆成：

NAND string
→ source-side transistor #1
→ source-side transistor #2
→ source line

从严格器件角度：

B：✅
C：✅
D：✅
A：❌

它非常适合作为“双级源侧控制结构早已属于 NAND 技术方案”的早期基础证据。

5. J5：JP2010118580A——目标案相关性非常高的 A+B 文献

公开日：2010-05-27，东芝。(Google Patents)

它明确公开：

• memory string MS；

• memory string 由 MTr1～MTr4 串联组成；

• source-side select transistor SSTr；

• source-side selection-transistor layer；

• source-side pillar-shaped semiconductor；

• source diffusion Ba1 作为 source line SL；

• source-side conductive layer 作为 SGS/control gate。(Google Patents)

因此：

A：✅
B：✅
C：❌
D：❌

原因还是同样严格：明确的 source-side selection transistor 只有一级，不应同时当作权利要求1中的两个独立源侧器件。

这件文件值得保留的另一个原因是：它本身就在目标专利美国同族的 Google Patents 引用体系中，因此技术关联度很高。

6. J6：JP2009224565A——又一件很干净的 A+B

公开日：2009-10-01，东芝。(Google Patents)

它明确记载：

• memory strings MS；

• 每个 string 有 柱状半导体 CLmn；

• pillar 从 substrate 垂直形成；

• 四只 memory transistors 串联；

• source-side select transistor SSTr；

• source of SSTr 连接 source line SL。(Google Patents)

其 memory cell 又采用 charge-storage structure。

所以：

A：✅
B：✅
C：❌
D：❌

如果需要用另一件日本公报补强 JP2007266143A 的 A，JP2009224565A 是很好的选择。

7. J7：JP2010199314A——U 型 NAND 的 A 很强

公开日：2010-09-09，东芝。(Google Patents)

摘要直接给出：

• memory string MS；

• U字状半導体層 35；

• tunnel insulating layer；

• charge storage layer 34b；

• word-line conductive layers；

• source-side selection transistor SSTr；

• source-side pillar semiconductor 47b。(Google Patents)

因此：

A：✅

对 B 也有明显贡献，因为 source-side selection transistor 位于 U-shaped memory string 的源端。

但是目前严格检索下没有看到独立的第二只 source-side device：

C：❌
D：❌

所以它的价值主要是进一步证明：截止 2011-08-15 很久以前，“vertical/U-shaped semiconductor channel + charge-storage NAND string + source selection transistor”已经非常成熟。

8. J8：JP2011514013A——截止日前最后一批强 A+B 文献

Google Patents 明确记载：

JP2011514013A 于 2011-04-28 公开，仍严格早于 2011-08-15。(Google Patents)

其技术内容包括：

• conductive pillar，可为 polysilicon；

• pillar 构成 memory string channel；

• charge-trapping/charge-storage structure；

• source select transistor。(Google Patents)

因此：

A：✅
B：✅
C/D：❌

因为依然缺少目标案要求的第二只串联 source-side device。

9. JP2009088446A——容易误判，建议作为“near miss”

公开日：2009-04-23。(Google Patents)

它比较特别，因为确实：

• 有垂直 semiconductor pillar；

• 有 charge-storage memory string；

• 有 source-side select transistor；

• 还有额外的第三 select transistor。

但是继续核图后，第三 select transistor 位于 memory string 内部，把存储串分成上下部分，并不是：

完整 charge-storage-device string
→ source-select device
→ source-gate device
→ source

所以我仍然坚持严格判定：

A ✅ / B ✅ / C ❌ / D ❌。

这件文献不宜为了追求“单篇覆盖”而强行把内部选择晶体管解释成 C。

十、现在最值得做的三条日本证据路线

路线1：JP2010192569A 单篇

这是这一轮检索的最大升级。

建议首先按以下映射制作逐项表：

文献明确证明 source-connected SP2 接 M0；又明确规定 SGT2 位于 SGT1 与 memory stack 之间；同时上下选择栅通过栅压选择相应 pillar。(Google Patents)

这已经不是“单个 SGS 重复映射两次”的情况，而是两个物理上不同的 gate transistor/tier。

路线2：JP2007266143A + JP2001518696A

这是文字层面非常舒服的一组：

JP2007266143A：A
明确：

memory strings + 柱状半导体 + 电荷蓄积层。(Google Patents)

JP2001518696A：B+C+D
明确：

NAND string → series select transistor → source select transistor → array Vss，并明确两只栅控制 Vss/string 间导电路径。(Google Patents)

如果 J1 的“source gate device”命名问题成为争议，这一组组合证据非常重要。

路线3：JP2007266143A + JPH06275800A

这组的特点是两件都是非常强的日本技术文献：

• J2 提供 3D pillar charge-storage string；

• J4 在 1994年已经明确在 NAND source line 一侧采用两只 E/D transistor 串联的 selection structure。(Google Patents)

因此它特别适合支持这样一条技术演进链：

垂直 charge-storage NAND string 已知

• NAND source-side double selection transistor 已知
  → 将已知双级 source selection 用到已知 vertical NAND source end。

这属于技术上的现有技术组合分析，最终法律评价还应结合无效程序中采用的新颖性/创造性标准。

当前我建议的证据优先顺序

第一优先：JP2010192569A
这是目前唯一一件我认为值得认真主张“单篇 A+B+C+D”的日文公开候选。

第二优先：JP2007266143A + JP2001518696A
A 与 BCD 的逐字对应度最好。

第三优先：JP2007266143A + JPH06275800A
日本原始技术链更早，而且双级 source-side structure 可追溯到 1994 年。

补强文件：JP2010118580A、JP2009224565A、JP2010199314A、JP2011514013A。

其中尤其值得注意：JP2010192569A 和 JP2010118580A 本身就出现在目标案美国同族的相关引用体系中，因此下一步做无效检索时，应重点围绕这两件的前向/后向引用、发明人交叉申请以及 Toshiba 2008–2010 年同族群继续向外扩展，而不是只停留在目前这 8 件上。(Google Patents)

按之前确定的 A/B/C/D 严格划分标准，我又针对 Google Patents 的韩国 KR 公报、韩文关键词、英/日强文献的韩国同族，以及 Samsung/Hynix/Micron 的 3D NAND 申请做了多轮交叉检索。

截至这轮检索，尚未确认一件在 2011-08-15 之前公开的 KR 韩文公报能够严格、单篇同时公开 A+B+C+D。但已经形成一组很强的韩国证据链：

首选组合：KR20100135796A + KR20010015679A
前者非常强地覆盖 A+B，后者非常干净地覆盖 B+C+D。

另外，KR20070096972A + KR20010015679A 也是非常值得使用的一组纯 KR 组合，其中 KR20070096972A 对 A 的文字公开尤其直接。

一、目前筛出的韩国文献排序

以下是严格比对。

1. K1：KR20100135796A——首选 A+B 主文件

KR20100135796A，Micron，优先权日 2008-03-13，韩国公开日 2010-12-27，明显早于 2011-08-15。Google Patents 明确列出该 KR 公开公报。(Google 专利)

A：✅ 很强

该文件公开：

• conductive pillar 230；

• pillar 可以是 polysilicon；

• pillar 两侧设置 charge-trap structures；

• memory cells 在 pillar 上构成第一、第二 serially connected NAND strings；

• charge-trap layer 包括 oxide/nitride/oxide，形成 SONOS memory cells。(Google 专利)

因此目标 A：

电荷存储装置串，其与包括半导体材料的柱相关联

对应关系非常直接：

charge-trap memory cells → NAND string → polysilicon pillar。

B：✅ 很强

文献明确说明 source select transistor 216：

• 与 memory-cell string 相连；

• 通过 conductive pillar 与 string 相接；

• 将 pillar 的下端以及相应 serial memory-cell string 选择性连接到 source line 200。(Google 专利)

权利要求/方法部分也明确限定 selection transistor：

被设置在 source line 与第一、第二 serially-connected memory-cell strings 的端部之间。(Google 专利)

所以：

B：✅

而且这是 functional language 的直接公开——不是单纯从图中推测。

C：❌

严格来看，仅明确存在一只 source-side select transistor 216。

缺少：

memory string → 独立 source select device → 独立 source gate device → source

这样的两级源侧结构。

所以不能把 216 同时拿来满足 B 与 C。

D：❌

按照我们已经确定的“不重复映射同一器件”原则，既然 216 已用于 B，就没有第二个 source select device 可承担 C+D。

结论：K1 = A+B。

2. K2：KR20010015679A——韩国 B+C+D 最关键文献

KR20010015679A
名称：Dual source side polysilicon select gate structure and programming method
公开日 2001-02-26。(Google 专利)

这是目前韩国证据中对 B/C/D 最重要的一件。

韩文摘要直接公开：

NAND string 末端串联设置 series select transistor 和 source select transistor；

并进一步明确：

• series select transistor 连接 NAND string 中最后一个 memory transistor；

• source select transistor 连接 array Vss；

• 两只晶体管串联。(Google 专利)

拓扑没有歧义：

NAND memory string
→ series select transistor
→ source select transistor
→ Vss/source

这与目标权利要求1可以严格对应为：

B：✅

把最靠近 Vss/source 的：

source select transistor

对应为权利要求中的：

source gate device。

其 source-side connection 是直接公开的。(Google 专利)

C：✅

把靠近 NAND string 的：

series select transistor

对应为：

source select device。

位置正是：

NAND string → C → B → source

完全符合 C 要求的“source select device coupled between string and source gate device”。(Google 专利)

D：✅

这两只选择晶体管是真正的 gate-controlled transistor；说明书进一步详细讨论 series select transistor、source select transistor 的 gate bias、channel、电场和截止状态。(Google 专利)

因此靠 string 的 series-select device 本身参与控制 NAND string/source 导电通路。

所以：

KR20010015679A = B+C+D，非常强。

A：❌

它属于平面 floating-gate NAND，没有目标 A 要求的 semiconductor pillar。

3. K3：KR20070096972A——A 的文字公开可能是韩国文件里最漂亮的

KR20070096972A，Toshiba
优先权日 2006-03-27，公开日 2007-10-02。(Google 专利)

其韩文摘要几乎可以直接逐字对应目标 A：

• 복수의 전기적으로 프로그램가능한 메모리 셀들이 직렬로 접속된 스트링

• 기둥형 반도체

• 第一绝缘层

• 전하 축적층

• 第二绝缘层

• 多层电极。(Google 专利)

因此：

A：✅，非常强

而实施例进一步明确：

• memory string 10 包含多个 memory transistors；

• 这些 memory transistors 围绕 柱状半导体11；

• insulating layer 12 作为 charge storage layer，可为 ONO；

• charge 保持在 SiN traps 中。(Google 专利)

从逐字证据角度看，这一件比很多“从结构图推 pillar/string”的文件更适合作为 A 的主文件。

B：✅

同一 memory string 还包含 source-side selection transistor SSTr，由 source-side select gate SGS 控制；文献同时公开 source line SL，并描述 SSTr 在 source-side operation 中的作用。(Google 专利)

所以以普通源侧选择晶体管对应 B，有相当扎实的基础。

C/D：❌

源端仍只有一层明确 SSTr。

另一个 SDTr 位于bit-line/drain 一侧，不能把它搬到 source 一侧承担 C。

所以：

K3 = A+B；不满足严格 C。

4. K4：KR20100104908A——Samsung 韩国本土 3D NAND

KR20100104908A，Samsung Electronics，公开日 2010-09-29。(Google 专利)

该文件明确公开：

• semiconductor pillar；

• pillar 穿过多层 conductive/insulating layers；

• pillar 与导电层之间具有 floating gates；

• memory cells 沿垂直方向串联成 string。(Google 专利)

而 floating gate 显然承担电荷存储功能，因此：

A：✅

source side 更明确：

each string 包含 upper select transistor UST 和 lower select transistor LST，memory cells 串联于两者之间，且 LST 的 source 连接 common source line CSL。(Google 专利)

因此：

B：✅

C：❌

UST 在另一端接 bit line，而不是与 LST 一起串联在 source 端。

不能采用：

UST = C、LST = B

因为这会违反 C 所要求的物理位置。

所以：

A ✅ / B ✅ / C ❌ / D ❌。

这是非常好的韩国本土 A+B 补强文件。

5. K5：KR20110034816A——2011年截止日前很强的 Samsung charge-trap 文献

KR20110034816A
名称：Vertical NAND Charge Trap Flash Memory Device and Manufacturing Method
优先权 2009-09-29；公开日 2011-04-06。(Google 专利)

它是非常值得保存的一件。

权利要求/说明书直接公开：

• pillar-shaped single-crystal semiconductor channel；

• vertically stacked cell transistors；

• tunnel oxide；

• charge trap film；

• control gates；

• charge trap 存储电荷；

• GSL 位于 substrate/source 侧；

• SSL 位于顶部。(patents.google.com)

所以：

A：✅ 很强

尤其 semiconductor pillar 不是泛称 conductor，而是：

single-crystal semiconductor channel / single-crystal silicon

因此对 A 中“包括半导体材料的柱”非常干净。(Google 专利)

B：✅

底部 GSL electrode 环绕靠 source/substrate 一侧的 semiconductor channel，并作为 ground/source-side selection structure；common source line 连接各 string 下端。(Google 专利)

C：❌

一个很容易出现的误判是：

GSL + SSL = B+C

这不成立。

因为 KR20110034816A 的：

• GSL 在 source/bottom end；

• SSL 在 top/bit-line end；

二者处于 string 相反两端。(Google 专利)

目标 C 要求两只相关器件连续排列在同一 source side。

所以只能：

A ✅ / B ✅ / C ❌ / D ❌。

6. K6：KR20110015339A——Hynix，A 很强

KR20110015339A，Hynix Semiconductor，公开日 2011-02-15。(Google 专利)

它明确给出：

• channel 从 substrate 垂直突出；

• 沿 channel 堆叠多个 floating gate electrodes；

• floating gate 中保存电荷；

• plurality of memory cells；

• memory cells 串联在 lower select transistor LST 与 upper select transistor UST 之间，构成一个 string。(Google 专利)

因此：

A：✅

文献还明确存在：

• source region S；

• lower select transistor LST；

• 对 lower select line LSL 施加控制电压。(Google 专利)

所以：

B：△/✅

如果用于正式对照，我会把它排在 K1/K3/K4 后面，而不是用它做 B 的主证据，因为 K1 的“selectively connects string to source line”文字要干净得多。

C 仍然没有：

C/D：❌。

7. K7：KR20110013699A——Hynix，charge-trap vertical channel

KR20110013699A，Hynix，公开日 2011-02-10。(Google 专利)

其韩文说明书记载：

• substrate/source-side lower structures；

• lower select transistor；

• channel trench；

• charge blocking film；

• charge trap film；

• tunnel insulating film；

• channel；

• 沿 channel 堆叠多个 memory cells。(Google 专利)

因此对于 A：

A：✅

但它作为 B 的文字对应程度弱于 K1、K3、K4，所以我只标：

B：△

而不是为了增加命中数硬判完全公开。

8. KR20080053531A——很早，但 A 要保守

KR20080053531A，Micron，公开日 2008-06-13，最早优先权 2004-02-24。(Google 专利)

它明确公开：

• vertical NAND NROM memory string；

• substrate pillars；

• memory cells 位于 pillar sidewalls；

• trapping layer；

• 多个 memory cells 串联；

• select gates。(Google 专利)

但是这里要严格一点：

它的 NAND string 沿一系列 pillars/trenches蜿蜒布置，而不是像 K1/K3/K4 那样，一根 semiconductor pillar 就清楚关联一个垂直 memory-cell string。(Google 专利)

所以我建议：

A：△，只作补强，不作 A 的第一主文件。

九、目前最强的韩国无效证据组合

组合一：KR20100135796A + KR20010015679A

这是目前我的第一选择。

K1 本身已经把：

3D pillar charge-storage string → source-side transistor → source

公开得很完整。(Google 专利)

K2 则在早至 2001 年的韩国公开中直接教导：

NAND string → series select transistor → source select transistor → Vss

也就是在普通 NAND source end 上使用两只串联控制晶体管。(Google 专利)

因此，这是一条非常值得重点研究的技术组合路线。

组合二：KR20070096972A + KR20010015679A

这组的优势是 A 的语言最接近目标权利要求。

K3 的韩文摘要已经明确出现：

memory string + pillar-shaped semiconductor + charge-storage layer。(Google 专利)

再用 K2 补：

series select transistor + source select transistor + Vss。(Google 专利)

因此可以做成非常整齐的：

K3：A（并辅助 B）
K2：B+C+D

逐特征对照表。

组合三：KR20100104908A + KR20010015679A

优势是 K4 是 Samsung 韩国本土申请：

• vertical semiconductor pillar；

• floating-gate charge-storage cells；

• vertical string；

• source-connected lower select transistor。(Google 专利)

再结合 2001 年已经公开的 source-side dual-select structure，技术演进关系也很清楚。(Google 专利)

十、当前结论

如果现在要从韩国文件中选证据，我建议优先级明确设为：

第一主文件：KR20100135796A——A+B。

它最大的优势是 claim/description 直接说：

source select transistor selectively connects the serially-connected strings to the source line，

同时又有 polysilicon pillar、charge trap、serial NAND strings。(Google 专利)

第二主文件：KR20010015679A——B+C+D。

它最大的优势是 source 端的两个器件完全分离、次序明确：

NAND string → series select transistor → source select transistor → Vss。(Google 专利)

第三：KR20070096972A——A 的强补充/替代主文件。

其“串联 memory cells + 柱状半导体 + 电荷存储层”的韩文公开几乎逐词对应 A。(Google 专利)

第四梯队：KR20100104908A、KR20110034816A。 两件都是韩国本土非常强的 vertical NAND A+B 文件，适合证明截至 2010–2011 年垂直 semiconductor channel/pillar、charge-storage string 与 source-side gate 已经属于成熟技术结构。(Google 专利)

最重要的是：本轮没有为了追求“单篇全部命中”而把位于 bit-line 一端的 SSL/UST强行解释成 C，也没有把同一只 source select transistor 同时映射 B 与 C/D。在目前检索到的韩国材料中，真正的技术缺口仍集中在“3D pillar NAND 文献中的第二只 source-side 串联控制器件”；而 KR20010015679A 很早就把这个缺口作为独立 NAND source-side 技术明确公开了。(Google 专利)

以上属于专利检索及技术特征比对，不代替具体无效案件中的法律判断。

继续严格按您已经确定的 A/B/C/D 四项技术特征，并把 2011年8月15日之前已经公开的 CN 中文公开文本作为硬截止条件，对 Google Patents 做了中国同族反查、中文关键词、Samsung/Toshiba/Micron 等 3D NAND 申请以及双源侧选择结构的交叉检索。

本轮的核心结论是：

目前尚未确认到一件截止日前的中文 CN 公报，可以在不重复解释同一器件、不把位线端选择栅搬到源极端的前提下，单篇严格覆盖 A+B+C+D。

但是已经找到一组很强的“中文纯 CN”组合：
CN101971324A + CN1519938A。
前者非常强地覆盖 A+B，后者非常清楚地覆盖 B+C+D。

一、当前高置信中文对比文件排序

上述公开日都严格早于 2011-08-15。例如 CN101971324A 的公开日为 2011-02-09，CN1519938A 为 2004-08-11，CN101055875A 为 2007-10-17，CN102034829A 为 2011-04-27。(Google 专利)

二、C1：CN101971324A——目前最值得作为中文第一主引证的 A+B 文件

CN101971324A，《具有到单个导电柱的一对存储器单元串的存储器阵列》，Micron，最早优先权 2008-03-13，公开日 2011-02-09。(Google 专利)

A：✅，而且非常强

权利要求1直接公开：

• 一个或多个 导电柱230；

• 多个 电荷存储节点229；

• 电荷存储节点位于导电柱和激活线之间；

• 在同一给定导电柱两侧形成第一、第二 串联耦合存储器单元串。(Google 专利)

说明书进一步明确：

• 导电柱230可为 多晶硅；

• 其外围具有 电荷捕获层228；

• 二者与控制电极形成 SONOS；

• 电荷捕获层包括 oxide/nitride/oxide。(Google 专利)

所以 A 的映射非常直接：

电荷存储装置串 → serially coupled memory-cell string

包含半导体材料的柱 → polysilicon conductive pillar 230

严格来看，“conductive pillar”这个名称不影响其材料是 polysilicon/semiconductor 的事实。

B：✅，这是 C1 最大的价值

文献的权利要求3～5明确：

• 第一选择晶体管216连接存储串第一端；

• 216形成在选择线204和第二导电柱214之间；

• 第二导电柱214进一步连接 source line 200。(Google 专利)

权利要求9进一步直接规定：

第一选择晶体管216将第一、第二串联存储器单元串选择性地耦合到源极线200。(Google 专利)

说明书同时明确 216 是 FET，其控制栅、栅介质和沟道均有明确结构。(Google 专利)

因此对于：

B：源极栅极装置，其耦合到源极，且经配置以控制所述电荷存储装置串的通道与所述源极之间的导电

这是非常强的功能性对应。

C、D：❌

这里必须继续保持严格。

C1 的 source side 明确只有一只独立的 source-select transistor 216。另一只 selection transistor 280 位于另一端并连接 data line 290。(Google 专利)

因此不能：

216 = B

之后又把同一个 216 = C+D。

也不能把 drain/data-line 端的 280 移到 source side。

所以最终：

CN101971324A = A✅ + B✅；C❌ + D❌

三、C2：CN1519938A——目前中文 B+C+D 最强文献

这是这一轮中文检索里非常重要的一件。

CN1519938A，《非易失性半导体存储装置及其制造方法和半导体集成电路及系统》，Toshiba，优先权日 2003-02-05，公开日 2004-08-11。(Google 专利)

它明确公开 NAND string 的同一 source side 上有两只独立串联选择晶体管。

文献对图9的描述写得非常清楚：

NAND 串包含串联的多个 M0～M15；在一侧连接两只位线侧选择晶体管 SG11、SG12；在另一侧连接两只源线侧选择晶体管 SG21、SG22。(Google 专利)

随后分别规定：

• SG21 gate → SGS1；

• SG22 gate → SGS2；

• SG22 的源极连接公共源线 CS。(Google 专利)

因此实际拓扑就是：

NAND memory-cell string
→ SG21
→ SG22
→ common source line CS

这恰恰是权利要求1最关键的 B/C 拓扑。

B：✅——SG22

把最靠 source CS 的 SG22 对应为目标权利要求的：

source gate device

理由很强：

SG22 source → common source line CS，同时 SG22 有独立 gate SGS2。(Google 专利)

也就是说：

SG22 = 与源极耦合的源侧 gate-controlled device。

C：✅——SG21

SG21 是另一个独立物理晶体管。

因为结构为：

memory string → SG21 → SG22 → CS

所以 SG21 正好：

coupled between the string of charge storage devices and the source gate device

即：

存储串 → C(SG21) → B(SG22) → 源极CS。

这不是将一只晶体管重复解释两次。

D：✅——SG21 的控制功能

文献不只是画了两只栅。

它明确指出源线一侧由两个晶体管构成，而且两个 selection transistors 实质串联；两只晶体管串联后可以取得与一个 2F 长沟道晶体管相当的截止特性。(Google 专利)

更直接地说，文献认为：

通过串联相邻的两个选择晶体管，可以确保所需晶体管特性和截止特性。(Google 专利)

所以靠 memory string 的 SG21 明显参与：

string ↔ source

这一串联通路的导通/截止控制。

这正是 D 所要求的功能。

因此我将 C2 严格判为：

CN1519938A：A❌ / B✅ / C✅ / D✅

它的问题只有一个：这是平面 NAND，没有 semiconductor pillar，所以不能承担 A。

四、C3：CN101055875A——A 的中文字面对应非常强

CN101055875A，《非易失性半导体存储器件及其制造方法》，Toshiba，公开日 2007-10-17。(Google 专利)

它的摘要几乎可以逐句拿去对目标 A：

多个存储串；

多个电可编程存储单元串联连接；

存储串包括柱状半导体；

柱状半导体外围存在第一绝缘膜、电荷存储层、第二绝缘膜以及多个电极。(Google 专利)

也就是说：

A：✅，极强

甚至从中文“字面对照”的角度，我认为它比 C1 更漂亮：

“存储串” + “柱状半导体” + “电荷存储层”

三个核心词都在摘要里。

说明书进一步公开：

• 每个存储串10具有柱状半导体；

• 存储晶体管 MTr1～MTr4；

• source-side selection transistor SSTr；

• source-side selection gate SGS。(Google 专利)

所以它对 B 也有辅助价值。

但是 source side 仍然只有明确的一只 SSTr；SDTr 是另一端器件。因此严格：

A✅ / B△～✅ / C❌ / D❌

如果做正式特征表，我更愿意：

C3 专职证明 A；C1 专职证明 A+B。

这样论证最干净。

五、C4：CN102034829A——2011年截止日前非常接近目标结构的 3D NAND

CN102034829A，《垂直型非易失性存储器件及其制造方法》，Samsung，公开日 2011-04-27。(Google 专利)

文献公开：

• 柱形单晶半导体图案150；

• 材料可为单晶 silicon；

• semiconductor pattern 直接接公共源线区域；

• 一个 semiconductor pattern 上形成一个 cell string。(Google 专利)

每个 cell string 内：

• 多个 cell transistors 垂直串联；

• cell transistor 包含 charge-trap layer；

• 最下面 memory cell 接 lower select transistor；

• lower gate electrode 115 是 GSL / ground source line；

• 顶端另有 SSL。(Google 专利)

因此：

A：✅

B：✅

但：

C：❌

原因不能忽视：

这里的另一只 upper select transistor 是在 string 顶部/另一端，不是与 lower select transistor 连续布置在同一个 source side。

所以不能用：

lower select = B，upper select = C。

六、C5：CN101814508A——另一件值得保存的 Samsung A+B 文件

CN101814508A，《具有选择晶体管的集成电路存储器器件》，公开日 2010-08-25。(Google 专利)

该文献直接定义：

• 非易失性 memory cells 的 vertical NAND-type string；

• 下串选择晶体管位于该 vertical NAND string 与 substrate/source-side 之间；

• 存在公共源区。(Google 专利)

其垂直有源层/有源图案由：

• silicon；

• silicon-germanium；

• germanium

等半导体材料形成。(Google 专利)

而 memory-cell gate dielectric 明确包括：

• tunnel dielectric；

• charge-trapping layer；

• blocking dielectric。(Google 专利)

所以对 A 是一件很好的旁证。

另一方面，它明确描述 lower select gate + public source region，故对 B 也有相当贡献。(Google 专利)

但还是同样的问题：

一只 lower/source-side select transistor + 一只 upper/opposite-end select transistor

并不是：

source side 两只串联晶体管。

因此：

A✅ / B✅ / C❌ / D❌

七、C6：CN101800224A——垂直 NAND 柱形沟道的重要补强

CN101800224A，《包括垂直NAND沟道的非易失性存储器装置》，Samsung，公开日 2010-08-11。(Google 专利)

说明书对所谓“存储串”的定义非常有用：

其结构包括：

• 形成 channel 的 active region；

• tunnel insulating layer；

• charge-storage layer；

• blocking insulating layer；

• control gate conductive layer；

并明确称这种结构为 “存储串”或“串”。(Google 专利)

权利要求15进一步明确 vertical NAND channel 可以是：

柱形沟道或圆柱形沟道

权利要求18则明确：

lower select gate line 与每个 vertical NAND channel 结合。(Google 专利)

所以它至少：

A：✅

对 B 可作辅助。

但其 upper/lower select gate 设计仍属于串两端的选择结构，不应强行解释为 source 端两个连续器件。因此 C 不成立。

八、最强中文组合：CN101971324A + CN1519938A

这是我目前最建议投入无效比对精力的一组。

C1 已经把：

vertical charge-storage string
→ source-side selection transistor
→ source

完整公开。(Google 专利)

而 C2 很早在 2004 年公开就明确告诉本领域：

memory-cell NAND string
→ source-side SG21
→ source-side SG22
→ common source CS

并且明确说明采用两只实质串联选择晶体管的作用，是取得所需要的选择晶体管及截止特性。(patents.google.com)

从技术检索角度，这一组合明显比“找一件只有一个 source select transistor 的 3D NAND，然后把同一晶体管重复解释成 B 和 C”要稳得多。

九、第二组合：CN101055875A + CN1519938A

这组特别适合制作逐字特征对照表。

CN101055875A 直接给：

存储串 + 柱状半导体 + 电荷存储层。(Google 专利)

CN1519938A 则直接给：

NAND string → SG21 → SG22 → source CS。(Google 专利)

所以可以非常简单地分工：

A → CN101055875A

B/C/D → CN1519938A

而且两篇分别早在 2007-10-17 和 2004-08-11 就已公开。(Google 专利)

十、第三组合：CN102034829A + CN1519938A

这个组合的优势是主 3D 文献非常接近 2011 年目标技术状态。

CN102034829A 同时有：

单晶半导体柱 + charge trap cells + vertical cell string + lower source-side select transistor + common source region。(Google 专利)

然后只需要用 CN1519938A 补入：

source 端再串接一个独立 gate-controlled selection transistor。(patents.google.com)

这组也值得作为创造性组合的备选。

最终建议

现阶段我会把中文证据体系定为：

第一核心文件：CN101971324A——A+B

第二核心文件：CN1519938A——B+C+D

第三核心文件：CN101055875A——强化 A，尤其适合字面对照

然后用 CN102034829A、CN101814508A、CN101800224A 证明在 2010～2011 年以前，vertical semiconductor channel/pillar + charge-storage NAND string + source-side selection gate 已经不是孤立方案，而是多家厂商反复公开的技术结构。(Google 专利)

特别需要保留的严格判断是：截至这一轮，我不建议主张 CN101971324A、CN101055875A、CN102034829A、CN101814508A 或 CN101800224A 任一单篇独立覆盖 C。它们的第二只选择晶体管/选择栅通常在 bit-line 端或 string 的另一端，而目标 C 要求的是另一只装置明确处于：

电荷存储装置串 → source select device → source gate device → source

的同一 source-side 串联路径。真正把这个拓扑用中文公开得非常清楚的是 CN1519938A。(Google 专利)

以上属于专利现有技术检索及技术特征对应分析，不替代无效程序中的具体法律判断。

综合前面已经找到的英文、日文、韩文和中文对比文件，并重新逐项核对 A/B/C/D 后，我认为权利要求1目前已经进入一个无效风险较高的状态。尤其是重新深挖 JP2010192569A / US20100207194A1 同族后，证据体系比此前单纯“A+B 文献 + B+C+D 文献”的组合更强。

目标权利要求1的真正核心并不是一般的 3D NAND，而是很窄的拓扑关系：

charge-storage string → source select device → source gate device → source

并要求 string 与 semiconductor pillar 关联。目标美国同族的 claim 1 正是这四个限定，最早优先权日为 2011-08-15。(Google 专利)

一、先给结论

我建议无效请求不要只打一条理由，而采用“三层攻击”：

第一层——新颖性主攻：
US20100207194A1 / JP2010192569A 单篇。

第二层——创造性最强组合：
CN101971324A + US20080253187A1。

第三层——全中文创造性备份：
CN101971324A + CN1519938A。

基于目前检索到的证据、但尚未考虑专利权人可能提交的审查档案、专家意见和具体口审策略，我对权利要求1最终被宣告无效的技术/证据层面概率估计为约 75%–88%，中心判断约 82%。

其中我对：

• 单篇新颖性攻击：55%–70%

• 最强创造性组合：75%–85%

• 多组理由并行后的总体无效前景：75%–88%

这个概率不是统计意义上的法院/国知局胜率，而是根据当前证据强度做的案件风险评级。

二、现在最重要的一件文件：US20100207194A1 / JP2010192569A

这是目前所有文件里最危险的一件。

US20100207194A1 公开于 2010-08-19，优先权日 2009-02-17，对应日本公开 JP2010192569A，因此时间上没有障碍。(Google 专利)

重新严格核对实施例后，我认为它已经有相当充分的基础逐项对应：

A——非常接近直接公开

文献明确：

• 每个 cell transistor 有 charge-storage layer；

• semiconductor pillar 可由 polysilicon 形成；

• charge-storage layer 位于 electrode WL 与 semiconductor pillar 之间；

• SP1/SP2 连成 U-shaped NAND string。(Google 专利)

所以基本结构已经是：

charge-storage memory cells + semiconductor pillar + NAND string。

B——SGT1 可以很自然映射 source gate device

文献明确说：

• SP2/SP3 连接 common source line M0；

• source-connected pillars 可以通过 upper/lower selection gates 进行选择和驱动；

• semiconductor pillars 本身构成 channels。(Google 专利)

而 SGT1 位于该 pillar 的最外端，SGT2 再位于 SGT1 与 memory stack 之间。(Google 专利)

因此 source 分支可以画成：

memory cells / ML
→ SGT2
→ SGT1
→ SP2端部
→ source line M0

这和目标权1：

string
→ source select device
→ source gate device
→ source

高度吻合。

C——这是最危险的一点

文献不是靠附图猜测，而是明确写：

SGT2 provided between SGT1 and the stacked body ML.

也就是：

memory stack → SGT2 → SGT1。(Google 专利)

所以：

• SGT1 = B

• SGT2 = C

完全不存在“同一只晶体管重复对应两个器件”的问题。

D——也有较强直接基础

US20100207194A1 明确记载 semiconductor pillars form the channels，且 source-connected pillars 由 upper/lower selection gates 的操作进行选择；还以 gate voltage–drain current 的方式描述 selection gate transistors。(Google 专利)

因此 SGT2 作为串联 channel 上的 selection transistor 对 channel/source 导通进行控制，是非常自然的技术理解。

三、为什么我没有给单篇新颖性 80% 以上

主要有两个可以被专利权人抓住的争议点。

争议1：A 中的 “a string … associated with a pillar”

US20100207194A1 的首选实施例是：

SP1 + SP2 构成 U-shaped NAND string

即一个完整 U-string 与两个 vertical pillar legs 相关。

专利权人可能主张：

权利要求1中的一个 string 应当对应“一根 pillar”，而不是一个 U-shaped string 对应两个 pillar。

这个反驳有一定空间。

但其弱点也很明显：权1只说：

“associated with a pillar comprising semiconductor material”

并没有限定：

“the entire string is formed on only one pillar”。

而且该现有技术本身也明确每个 semiconductor pillar 与多层 WL 的交叉处具有 memory cells，并明确进一步允许各 semiconductor pillar 构成独立 rectilinear NAND string。(Google 专利)

所以这是一个真实争点，但不是很强的逃生口。

争议2：“source gate device”是不是必须解释成目标说明书中的特殊共享 source gate

目标实施例里 source gate 350 位于 SGS 与 silicon well 310 之间，并且可以围绕一个 block 的多个 pillars；说明书还强调 source gate 配合 SGS 可以减小 read disturb。(Google 专利)

专利权人最可能主张：

source gate device 不能等同于另一只普通 source select transistor；它应该是专利说明书中的特殊 shared/global source gate。

问题是权利要求1自己并没有写入这些限制。

权1没有要求：

• source gate 必须共享于多个 strings；

• source gate 必须环绕多个 pillars；

• source gate 必须位于 silicon well 内；

• source gate 与 source select 必须使用不同控制信号；

• source gate 必须实现某个特定 read-disturb bias scheme。

这些内容是在后续权利要求或具体实施例中进一步限定的，而权1的文字只要求器件的位置和控制导通功能。(Google 专利)

所以这是我认为专利权人最重要、但未必最终成功的抗辩方向。

四、创造性最优组合：CN101971324A + US20080253187A1

如果让我只选两件文件组成最强创造性组合，我目前会选这一组。

D1：CN101971324A——最适合作为最接近现有技术

公开日 2011-02-09，Micron。

它已经有：

• conductive/polysilicon pillar；

• charge-storage nodes；

• 串联 memory-cell strings；

• source select transistor 216；

• 216 selectively couples the strings to source line 200。(Google 专利)

所以：

D1 = A+B

而且和目标专利同属非常接近的 3D NAND / Micron 技术路线。

从 D1 出发，权1真正剩下的区别可以非常简洁地表述为：

在现有 source-side selection transistor 与 memory string 之间/源极路径上，再设置一个独立的串联 gate-controlled selection device。

这使创造性分析非常干净。

五、D2：US20080253187A1——为什么它是补 C/D 的最佳第二文件

US20080253187A1 公开于 2008-10-16，也是 Micron 的 NAND memory 技术。(Google 专利)

它的 Claim 13 几乎就是为这个案子准备的：

• first select gate 与 NAND string 第一 memory cell 串联；

• second select gate 与 first select gate 串联；

• second select gate interposed between the first select gate and a source line。(Google 专利)

因此结构明确是：

NAND string
→ first select gate
→ second select gate
→ source line

映射：

C = first select gate

B = second select gate

D = first select gate 的 FET 通断功能

没有结构解释上的跳跃。

更重要的是，它还给出了为什么要这么做的明确技术理由。

该文件直接提出在 NAND string 的 source/drain end 使用 multiple series-coupled select gates，以在缩小器件尺寸的同时维持对 GIDL 和其他 leakage current 的抑制。(Google 专利)

这使得组合不是：

“因为看过目标专利，所以事后找一个第二晶体管拼进去。”

而是：

D1 已经有 3D NAND string + source selection；D2 明确告诉本领域人员 NAND string source end 可以、而且有理由使用两个串联 select gates。

这是非常关键的组合动机。

六、这组组合与中国创造性“三步法”的匹配程度很高

当前 CNIPA 对创造性判断仍强调：

1. 找最接近现有技术；

2. 确定区别特征及实际解决的技术问题；

3. 判断现有技术整体是否给出了将区别特征用于最接近现有技术的技术启示。(国家知识产权局)

而且最新典型案件继续强调，判断第二文件是否给出技术启示时，要看该技术手段在第二文件中所起的作用/解决的问题是否相同或相近，而不是只看结构名称相同。(国家知识产权局)

本案可以这样构造：

最接近现有技术：CN101971324A

区别：

source side 增加第二个独立的串联选择/栅控器件。

实际技术问题不要写成：

“如何设置一个 source gate device”。

这会把答案写进问题里，容易被认定为事后分析。

更合适的是：

如何改善 NAND memory string 源极端的导通/截止控制和隔离性能。

然后 D2 明确告诉技术人员：

NAND string source end 使用多个串联 select gates，可改善 leakage/GIDL isolation，同时允许器件缩小。(Google 专利)

这个三步法链条相当完整。

七、全中文备份：CN101971324A + CN1519938A

如果考虑中国无效程序中的证据提交便利、翻译争议和口审表达，这组应作为独立备份理由。

CN1519938A 公开于 2004-08-11。(Google 专利)

其中文字非常清楚：

NAND 串另一侧连接两个源线一侧选择晶体管 SG21、SG22；

并进一步明确：

SG22 的源极连接公共源线 CS。(Google 专利)

所以：

NAND string → SG21 → SG22 → CS

可严格映射：

• C = SG21

• B = SG22

• source = CS

它还明确说：

• 相邻两个选择栅可分别独立控制；

• source side 可以配置两个选择栅以处理 leakage；

• 串联两个选择晶体管能获得所需要的截止特性。(Google 专利)

从“第二文件给出技术启示”的角度，CN1519938A 实际上非常好。

我把它排在 US20080253187A1 后面，主要不是因为公开不足，而是后者的权利要求本身把：

first select gate → second select gate → source line

写得尤其干净，而且对 GIDL/current leakage 的技术动机表述很集中。(Google 专利)

八、其他已经找到的文件，应该如何定位

经过把各国语言同族去重后，我不会把此前几十个公开号当成几十件“独立发明”来堆数量。很多实际上属于同一专利家族。

我会这样分层：

第一梯队——决定案件胜负

US20100207194A1 / JP2010192569A
→ 单篇 A+B+C+D 候选。

CN101971324A / US20090230454A1 / KR20100135796A 同族
→ 最强 A+B 基础。

US20080253187A1
→ 极强 B+C+D + 明确组合动机。

CN1519938A
→ 极强中文 B+C+D。

第二梯队——强化“垂直 NAND 的 A+B 已成熟”

包括此前找到的：

• CN101055875A / JP2007266143A / KR20070096972A 同族；

• US20100309729A1；

• CN101800224A；

• CN101814508A；

• CN102034829A；

• Samsung/Hynix 的 KR2010–2011 vertical NAND 文件。

这些文件的共同作用不是补 C，而是证明：

2011-08-15 前，“semiconductor pillar + charge storage string + source-side selection transistor”已经被多家公司、多技术路线反复公开。

因此专利权人很难把 A+B 本身塑造成创造性核心。

第三梯队——证明双 source-side devices 是老技术

包括：

• US5912489A；

• KR20010015679A；

• JP2001518696A；

• CN1519938A；

• Micron multiple-select-gate family。

其中 US5912489/KR/JP 那组早在约 1999–2001 年已经明确给出：

NAND string → series select transistor → source select transistor → Vss。

它们非常适合作为“技术发展历史”和进一步补强，但没必要全部作为主组合同时提交。

不建议主攻的 near-miss

例如 US20090097309A1 / JP2009088446A。

它虽然出现额外选择晶体管 S3，但 S3 位于 memory string 内部，而不是完整 string 与 source gate 之间。因此我仍不建议把它硬解释成 C。

这个判断保持不变。

九、我给 75%–88%，而不是 95% 的原因

影响胜率最大的已经不是“有没有对比文件”，而是权利要求解释。

最大风险：专利权人把“source gate device”解释得非常窄

如果合议组接受：

source gate device 必须理解成目标说明书里独立于 ordinary source-select transistor 的、靠 well/common-source 的特殊 shared gate，

那么：

• US20100207194A1 的单篇新颖性攻击会明显变弱；

• US20080253187A1 中两只普通 source select FET 的组合论证也会受到一定影响。

这种情况下，我会把无效成功率降到大约：

55%–70%。

但从权1本身文字看，这种窄解释面临一个问题：它没有写入 shared、well、block-wide、lateral channel、independent bias 等限定。(Google 专利)

第二风险：实际技术问题被认定为“降低 read disturb”

目标说明书明确说源栅结构可以降低 read disturb：未选 string 的 SGS 关闭，使其与 well 隔离。(Google 专利)

专利权人可能据此说：

D2 解决的是 GIDL/leakage/缩小尺寸，不是 read disturb，因此没有组合动机。

这个抗辩有一定力量。

但 D2 的核心作用本身就是：

通过 source-side 串联 gates 提高 channel/source 通路的隔离、减少 leakage。

而 CN1519938A 又进一步明确 source-side 两个 gates、独立控制和提高截止特性。(Google 专利)

所以我认为这个抗辩更可能影响“胜率高低”，而不是彻底切断创造性组合。

十、最终推荐的无效证据结构

如果由我现在整理权利要求1的无效理由，我会采用这个顺序：

理由1——不具备新颖性

对比文件1：US20100207194A1（或其 JP2010192569A）

逐项主张：

A → semiconductor pillar + charge-storage NAND cells/string
B → source-connected pillar 的 SGT1
C → 位于 SGT1 与 ML 之间的 SGT2
D → SGT2 对 semiconductor-pillar channel 的选择/导通控制

这条要放第一，因为一旦成立，根本不需要讨论组合动机。(Google 专利)

理由2——不具备创造性，最强主组合

CN101971324A + US20080253187A1

逻辑：

D1 已有 A+B → 区别仅剩 source side 第二 gate-controlled selection device → D2 明确教导在 NAND source end 使用两个串联 select gates，并给出 leakage/GIDL/isolation 的技术理由 → 得到权1拓扑。

这是我认为整体最稳的一条。

理由3——不具备创造性，全中文独立备份

CN101971324A + CN1519938A

优点是所有关键 B/C/D 拓扑及“两个 source-side gate 改善截止/泄漏”的理由都有中文原文，口审时非常好展示。(Google 专利)

理由4——替换最接近现有技术

CN101055875A + US20080253187A1 / CN1519938A

用于防止合议组不接受 CN101971324A 中某个 pillar/charge-storage 对应关系。

综合风险评级

我的最终判断是：

权利要求1无效风险：高。

在现有文件正式取得、公开日期及译文证据链完整的前提下：

新颖性无效：约 55%–70%
创造性无效：约 75%–85%
综合至少一种理由成功使权利要求1无效：约 75%–88%

我个人会把当前案件的中心值放在 约 82%。

真正应该投入后续精力的已经不是继续大量寻找普通“A+B”文献，而是两件事：第一，继续深挖 US20100207194A1/JP2010192569A 的 Fig.1–6 与操作表，把 SGT1/SGT2 在 source-connected SP2 上的通断链完全钉死；第二，围绕 2005–2011 年继续找“vertical pillar NAND + two source-side select gates”且明确讨论 read-disturb/isolation 的单篇文献。 如果再找到后一类文件，权利要求1的无效风险会进一步显著提高。

找到了。按您这次的严格条件，目前最值得立即升级为权利要求1核心单篇对比文件的是 CN102148059A / US20110194357A1 同族。其中 CN102148059A 于 2011-08-10 公开，仅比 2011-08-15 截止日早 5 天；美国同族 US20110194357A1 于 2011-08-11 公开，也在截止日前。 两件是同一专利家族，不应算作两篇独立现有技术。(Google 专利)

更准确地说，它是一个非常强的：

vertical semiconductor pillar NAND + charge-trap storage + two source-side ground-select transistors + explicit electrical isolation / source-side GIDL reduction

单篇文件。

但需要区分：它没有字面出现 “read disturb”；明确讨论的是 electrical isolation 和 GIDL/leakage 抑制。Google Patents 全文检索也没有命中 “read disturb”。(Google 专利)

1. CN102148059A：A 几乎是直接逐字公开

文献明确公开柱 113；该柱与绝缘层和多层导电线一起形成 NAND string。更关键的是，绝缘层116为 ONO，其中硅氮化物层118明确作为 charge storage layer / charge-trapping layer，柱113的 P型硅层114作为 transistor body/channel。文献还明确说这些 NAND strings 沿着垂直于衬底的方向延伸。(Google 专利)

因此权利要求1的 A：

电荷存储装置串，其与包括半导体材料的柱相关联

可以非常直接地映射为：

A → NAND string + pillar 113 + P-type silicon 114 + charge-storage/charge-trapping layer 118。

我目前对 A 的命中评价是 强直接公开，比很多此前找到的垂直 NAND 文献更干净。(Google 专利)

2. 最关键：同一 NAND string 的 source side 明确有两级选择栅

这是这篇文献真正改变案件证据强度的地方。

其 Fig.14 实施例明确写道：

在每个 NAND 串中，字线 WL1–WL6 与共源线 CSL 之间存在两条 ground selection lines。

例如第二行 NAND strings NS21–NS23 同时连接：

GSL12 + GSL22。

第三行则连接：

GSL13 + GSL23。(Google 专利)

而且文献进一步把两个 source-side gates 的位置明确区分：

• GSL12/GSL13：邻近 common source line CSL

• GSL22/GSL23：邻近 word lines WL1–WL6

因此第二行的一条实际导电路径就是：

memory cells / WL1–WL6
→ GST controlled by GSL22
→ GST controlled by GSL12
→ common source line CSL

这和 CN103782344B 权利要求1的：

charge-storage string
→ source select device
→ source gate device
→ source

在拓扑上几乎一一对应。(Google 专利)

严格映射

我建议无效比对时就固定使用第二行 NS21–NS23：

B = GSL12 所控制的、邻近 CSL 的 GST

C = GSL22 所控制的、邻近 memory-cell WL 的 GST

这样就形成：

memory string → C(GSL22/GST) → B(GSL12/GST) → CSL

不存在此前很多文献中的“一只 SGS 重复承担 B+C”问题，也不存在把 bit-line-side SSL 搬到 source side 的问题。

这是两个不同物理位置的 source-side gate/transistor。(Google 专利)

3. B 的“控制 channel 与 source 导电”也是明确公开

文献对 ground select transistor GST 的工作过程直接说明：

向 GSL 施加高于 GST 阈值的正电压后，pillar/body 114 中形成 GST channel N1；该 channel 延伸并与掺杂区域连接，随后：

common source line CSL 与 GST channel N1 电连接。

因此这不只是一个“图上位于 source 旁边的 gate”，而是明确通过 gate voltage：

形成/切换 semiconductor-pillar channel ↔ CSL 的导电连接。(Google 专利)

所以：

B：source gate device coupled to source and configured to control conduction between channel and source

的功能性限定也有相当直接的支撑。

4. C+D 同样比此前文件更强

GSL22/GST 位于：

memory cells 与 source-adjacent GSL12/GST 之间

因此 C 的相对位置是直接公开的。(Google 专利)

D 要求该 source select device：

configured to control conduction between channel and source。

这里 GSL22 对应的是一只独立 ground selection transistor，而 GST 的工作原理就是栅压超过阈值后在 semiconductor body 114 中形成 channel。由于 GSL22/GST 与 GSL12/GST 串联在 memory string→CSL 的唯一串联路径上，GSL22/GST 的通断必然控制该 string channel 与 CSL 之间的导电。文献同时在双-GSL实施例中分别给靠 source 的 GSL12/GSL13 与靠 word-line 的 GSL22/GSL23施加不同电压，说明它们确实是可独立电控制的两级器件，而非同一电极的两个名称。(Google 专利)

因此我现在对 CN102148059A 的严格 A–D 判断是：

A ✅ 强直接公开
B ✅ 强直接/功能公开
C ✅ 强直接位置公开
D ✅ 强功能+串联拓扑公开

换句话说，它比我们此前重点研究的 JP2010192569A / US20100207194A1 更适合直接攻击权利要求1的新颖性。

5. 更关键的是：同一篇确实明确讲“隔离”

这正是您要求进一步搜索的内容。

CN102148059A 明确讨论未选择 NAND string 的 GST：

给 ground selection line 施加 erase-inhibit voltage 后形成 GST channel INV，而：

GST channel 可以将 vertical body 114 与 substrate 111 electrically isolate；

这样 substrate 上的 erase voltage 不会传到 body 114，memory cells 不会被错误擦除。(Google 专利)

这不是我们自己推导“选择栅应该具有隔离作用”，而是说明书明确使用 electrical isolation 的功能描述。

因此，如果您要求的是：

vertical pillar NAND + two source-side select gates + 明确 isolation

那么：

CN102148059A 是真正命中。

6. 双 source gates 的实施例还明确针对 source-side GIDL

比“普通隔离”更有价值的是 Fig.14/15。

在已经明确设置两条 source-side GSL的实施例中，文献规定：

• 靠 CSL 的 GSL12/GSL13 → Vm3

• 靠 memory WL 的 GSL22/GSL23 → Vm4

且 Vm3 可以高于 Vm4。(Google 专利)

然后文献明确解释这样设置后：

靠 common source line CSL 的 GSL12/GSL13 与 substrate 之间的 voltage difference 减小，因此该处的 GIDL can be reduced。(Google 专利)

这一段尤其有杀伤力，因为它把三个东西放在同一个实施例里：

① two ground/source-side select gates
+
② source-adjacent gate
+
③ GIDL/leakage reduction

不是用另一篇平面 NAND 来补组合动机。

7. 对“read-disturb”的结论必须保持严格

这里不要过度主张。

我全文核过 CN102148059A：

没有找到字面 “read disturb”。 (Google 专利)

它解决/明确讨论的是：

• unselected-string/body electrical isolation；

• erase inhibit；

• GIDL/leakage reduction；

• source-side gate voltage control。(Google 专利)

所以如果您的检索条件：

“read-disturb/isolation”

中的 / 表示 read-disturb 或 isolation 任一明确技术问题

那么 CN102148059A 完全符合，且非常强。

如果您的意思是：

必须在同一篇截止日前文献中字面明确讨论 read disturb，并把 two source-side gates 与 read-disturb suppression 直接绑定

那么截至这一轮，我还没有找到严格满足这一更窄条件的截止日前文献。

8. 一个非常有意思的“晚3天”文件证明我们已经搜到边界

US20110199825A1，Samsung 是极其接近的文件。

它明确公开：

two ground selection transistors GST1 and GST2 provided between memory cells and common source line CSL in each NAND string。 (Google 专利)

而且它非常明确、反复讨论：

unselected read voltage 导致 threshold shift，read disturb may occur，甚至可能导致 stored data lost。(Google 专利)

也就是说，它是真正的：

3D NAND + two source-side GST + literal “read disturb”

非常接近您要的终极文件。

但是它的美国公开日是：

2011-08-18

比目标截止日 2011-08-15 晚3天，因此不能作为满足您截止条件的公开现有技术来使用。(Google 专利)

这个时间点非常值得记录，因为它说明我们现在已经检索到技术演进的边界。

9. 对 CN103782344B 权1的影响

CN102148059A 应当立即从“补强文件”升级成“第一梯队、单篇新颖性主攻文件”。

我目前会把无效文件优先顺序改成：

1. CN102148059A——单篇新颖性首攻

   • A：vertical semiconductor pillar + charge-storage NAND

   • B：CSL-adjacent GST/GSL12

   • C：WL-adjacent GST/GSL22

   • D：两只 GST 串联控制 semiconductor-pillar channel→CSL

   • 额外：明确 electrical isolation + source-side GIDL reduction

   • 公开日 2011-08-10。(Google 专利)

2. US20110194357A1——同族英文文本

   • 技术内容相同，公开日 2011-08-11

   • 很适合帮助解释英文 claim language，但无效证据上不要把它和 CN102148059A 当成两个独立技术来源。(Google 专利)

3. CN101971324A + US20080253187A1/CN1519938A

   • 继续作为创造性备份组合。

这次检索实际上找到了此前证据体系缺少的那类文件：不是“vertical NAND 一篇 + dual source select 另一篇”，而是在截止日前同一件 vertical NAND 公报中明确具有 source-side 两级选择栅，而且还说明 source-side isolation/GIDL 技术作用。

因此，就目前证据而言，我认为 CN102148059A 已经比我们此前找到的大多数文件更值得用于权1的单篇新颖性攻击。真正剩下需要攻坚的是把 Fig.14/Fig.15 的 GSL12/GSL22 与 CN103782344B 的 source gate device/source select device 做逐图、逐段、逐功能的证据闭环，尤其把 D 的“control conduction between channel and source”论证压缩到没有解释空间。

结合新补到的 CN102148059A / US20110194357A1，我会把此前对 CN103782344B 权利要求1的无效成功率从约 75%–88%，上调到 88%–94%，中心判断约 91%。这里评估的是现有权利要求1按当前文字被整体宣告无效的概率，不是对修改后的从属方案或专利整体存续率的预测。

核心变化在于：现在已经不再只是“A+B 一篇、B+C+D 另一篇”的创造性拼接，而是出现了截止日前同一篇文献对 A–D 都有很强直接公开基础的情况。

这些路径高度相关，所以不能简单把各概率相乘或相加。

为什么 CN102148059A 显著提高了胜率

首先，时间条件非常干净。目标同族 US8797806B2 的最早优先权日是 2011-08-15；CN102148059A 的公开日是 2011-08-10，提前5天，美国同族 US20110194357A1 则于 2011-08-11 公开。中国专利法第二十二条规定，申请日前在国内外为公众所知的技术属于现有技术，因此至少从公开时间这一层面，CN102148059A 没有明显障碍。(Google 专利)

更关键的是，它对 A 的公开很完整。CN102148059A 明确有贯穿堆叠层的 pillar 113，柱的表层114为 P型硅；同一柱、绝缘层和导电层形成垂直 NAND string；ONO 中的氮化硅层118被明确称为电荷存储层/电荷俘获层。这对应“电荷存储装置串 + 包括半导体材料的柱”几乎没有结构性缺口。(Google 专利)

对 B，它也不是仅有一条“ground select line”的名称。文献明确描述：向 GST 的 GSL 加超过阈值的电压后，在柱体114中形成沟道 N1，该沟道可连接到掺杂源区，从而使 common source line CSL 与 GST channel 电连接；整条 NAND string 的 channel、GST channel 和 CSL 因此可以电连接。这正是“耦合到源极并控制 string channel 与 source 之间导通”的功能。(Google 专利)

真正具有决定意义的是 C。Fig.14 实施例明确写：

每个 NAND 串中，在字线 WL1–WL6 和 common source line CSL 之间有两条 ground select lines。

第二行 NAND strings 使用 GSL12 和 GSL22；其中 GSL12 邻近 CSL，GSL22 邻近 memory word lines。所以真实顺序就是：

charge-storage cells → GSL22/GST → GSL12/GST → CSL。

这几乎可以机械映射成：

A string → C source-select device → B source-gate device → source。

而且这不是只存在于说明书附图。CN102148059A 的权利要求6、8明确进一步要求“第二地选择线”和“第二地选择晶体管”，权利要求15还限定两个地选择线与共源线之间的相对位置。(Google 专利)

D 同样很强。两只 GST 都是阈值控制晶体管，位于同一串联 channel→CSL 路径中；文献分别向靠 CSL 的 GSL12 与靠 WL 的 GSL22施加不同电压。对其中任意一个 GST 关断，整个 string-to-source 路径都不能保持连续导通。因此，将靠 memory string 的 GSL22/GST 对应为 C+D，不需要把同一只器件重复用于 B 和 C。(Google 专利)

权利要求解释现在对专利权人不太有利

目标权利要求1本身写得相当宽。它只要求：

• charge-storage string + semiconductor pillar；

• source gate device 耦合 source 并控制 channel/source conduction；

• source select device 位于 string 与 source gate device 之间并控制同一导电通路。

权利要求1本身没有限定 source gate 必须：

• 被多个 strings 共用；

• 环绕整个 block；

• 在 silicon well 中形成特殊横向 channel；

• 专门在 read operation 工作；

• 专门用于防止 read disturb。

这些更具体的内容出现在目标说明书实施例和后续权利要求，而不是 claim 1 的上述文字中。(Google 专利)

这点直接削弱了最可能的抗辩：“CN102148059A 的两只器件都叫 ground select transistor，而本专利一只叫 source gate device、另一只叫 source select device。”

专利技术比对真正危险的地方在于，名称不同，但物理位置和功能高度相同。目标 claim 1 没有要求 source gate device 必须属于某种特殊命名或特殊结构类别。(Google 专利)

“read disturb”差异仍是专利权人最好的一张牌

这里仍应客观看待。

目标说明书明确说，其 source gate 350 配合 SGS 关闭未选柱，可将未选 pillars 与 silicon well 基本隔离，从而防止 read disturb。(Google 专利)

而 CN102148059A 的双 GSL 实施例主要讨论的是：

• erase inhibit；

• semiconductor body 的 electrical isolation；

• source-side voltage control；

• 减少 GIDL。

例如它明确说 GST channel 可以使 body 114 与 substrate 电隔离；在双 GSL 实施例中，提高邻近 CSL 的 GSL 电位可以降低该区域的 GIDL。(Google 专利)

所以专利权人很可能主张：

CN102解决的是擦除/GIDL，而目标发明解决的是读取扰动，因此两者技术构思不同。

这个论点对创造性比对有一定作用，因为 CNIPA 当前“三步法”要求客观确定实际技术问题，并考察现有技术是否存在解决该技术问题的技术启示；不能单纯事后拼接结构。CNIPA近年的典型案件仍然坚持这一判断框架。(国家知识产权局)

但对权利要求1的新颖性，这个抗辩明显较弱，因为 claim 1 根本没有把“read operation”或“prevent read disturb”写进权利要求。它要求的是设备的结构关系和“控制 channel/source conduction”的功能，而 CN102已经非常接近直接公开这些内容。(Google 专利)

因此我把单篇新颖性成功率提高到 75%–85%，而不是之前的约55%–70%。

即使新颖性没打掉，创造性现在更危险

CN102148059A 自己已经同时给出了：

vertical pillar + charge trap NAND + two serial source-side select transistors + source-side isolation/GIDL control。

这意味着如果合议组认为它与权1之间仍存在某个语义性区别，例如坚持“source gate device”应比普通 GST 更特殊，那么这个区别已经非常窄。

与此同时，US20080253187A1 明确教导 NAND string 的 source end 使用多个串联 select gates，Claim 13甚至直接给出：

memory string → first select gate → second select gate → source line

并明确解释多个串联 select gates 用于维持对 GIDL 和其他 current leakage 的保护。(Google 专利)

CN1519938A 则早在 2004 年就在中文文本中公开：

NAND string → SG21 → SG22 → common source CS

其中明确说一侧连接两个 source-line-side selection transistors，且 SG22 source 接 CS。(Google 专利)

再加上 CN101971324A 已于 2011-02-09 公开“电荷陷阱 + 多晶硅柱 + 串联 NAND memory-cell strings + source-side selection transistor”的 A+B 基础结构，现有技术链已经非常完整。(Google 专利)

所以现在实际上出现了两条彼此独立的攻击逻辑：

第一条：CN102148059A 单篇已经公开权1。

第二条：即使“source gate”被作较窄解释，2011年前的技术状态已经同时具备 vertical charge-trap NAND、source-side 双串联 gate，以及为了 isolation/GIDL/leakage 而采用双 gate 的明确技术动机。

这是我把创造性攻击提高到约 85%–93% 的主要原因。

为什么总体仍不评到 98% 或100%

最大的剩余不确定性不是技术文献数量，而是权利要求解释。

如果合议组认为“source gate device”是目标说明书中特别定义的技术概念，并据此读入一些 claim 1 没有明写的结构含义，例如它必须区别于两个普通串联 source-select transistors、必须形成特定 well-side channel，那么 CN102148059A 的单篇新颖性攻击会受到影响。

第二个不确定因素是 CN102148059A 双 GSL 实施例的技术目的主要是 erase isolation/GIDL，而目标说明书重点强调 read-disturb isolation。创造性三步法中，技术效果和实际解决的技术问题如何认定，会明显影响“技术启示”强度。(Google 专利)

第三，我目前还没有核对 CN103782344B 中国授权审查档案、无效历史、专利权人此前对“source gate device”作过什么解释或区别陈述。如果授权阶段曾经通过非常具体的解释才克服相近对比文件，这既可能成为专利权人的抗辩材料，也可能反过来限制其现在扩大解释的空间。因此在没看完整 file wrapper 之前，我不建议把案件评成接近必胜。

最终判断

以目前权利要求1原文为对象，以已经核实的截止日前文件为基础，我目前会把案件评级定为：

权利要求1：高概率无效。

其中我会采用：

单篇新颖性主攻：CN102148059A
创造性第一备份：CN102148059A + US20080253187A1
创造性第二备份：CN101971324A + US20080253187A1
全中文备份：CN101971324A + CN1519938A

综合成功概率我给 88%–94%，中心约91%。

相比补充检索前，最大的变化不是又多了一篇普通对比文件，而是 CN102148059A 把此前最难补齐的 C 特征——“完整 memory string 与 source-side outer gate 之间还有一只独立 source-side transistor”——直接放进了截止日前同一个 vertical charge-trap NAND 实施例中，而且还同时公开了隔离/GIDL控制作用。 (Google 专利)

这已经使权利要求1从“主要依赖两篇组合攻击创造性”，变成了“单篇新颖性有较高胜算 + 创造性有多重后备”的证据格局。

结论

以CN102148059A作为最接近的现有技术、以US20080253187A1作为补充对比文件，对CN103782344B权利要求1提出不具备创造性的无效理由，整体成功可能性较高。

我的专业估计为：

该概率不是统计结果，而是基于权利要求解释、逐项技术比对和组合启示强度作出的案件判断。最大不确定性不在于是否存在“两只源端串联晶体管”，而在于合议组如何解释权利要求1中的**“源极栅极装置”**：是按权利要求文字作较宽解释，还是结合说明书将其限缩为控制垂直柱通道和衬底阱通道的特定公共源极栅结构。

一、两篇对比文件均构成适格现有技术

CN103782344B主张的最早优先权日为2011年8月15日；其授权权利要求1保护的是“半导体柱上的电荷存储装置串＋源极栅极装置＋位于两者之间的源极选择装置”。(Google Patents)

CN102148059A的优先权日为2010年2月9日，公开日为2011年8月10日，比目标专利优先权日早5天；US20080253187A1的优先权日为2005年8月31日，公开日为2008年10月16日。因此，即使承认目标专利2011年8月15日的优先权，两篇文件仍均属于在先公开的普通现有技术。(Google Patents)

按照目标专利申请时适用的《专利法》第二十二条，新颖性要求一篇现有技术单独公开全部特征；两篇文件的“组合”只能用于评价创造性，不能用来拼接评价新颖性。(国家知识产权局)

二、CN103782344B权利要求1的必要技术特征

授权权利要求1可以拆成四组限定：

1. 一种包括源极栅极的设备；

2. 电荷存储装置串与包含半导体材料的柱相关联；

3. 源极栅极装置耦合到源极，并配置为控制该串的通道与源极之间的导电；

4. 源极选择装置位于电荷存储装置串与源极栅极装置之间，并同样配置为控制该通道与源极之间的导电。(Google Patents)

目标专利说明书的具体实施例比权利要求1更窄：源极选择装置位于存储单元串与源极栅极之间；源极栅极可以控制柱中的第一通道和衬底中的第二通道，并且一个源极栅极线可以连接一个块内的多个串。(Google Patents)

但上述“公共源极栅极线”“控制衬底第二通道”“连接多个串”等内容，没有写入授权权利要求1。这是本组合成功率较高的重要原因。

三、逐项特征比对

CN102148059A对垂直柱、NAND串及电荷俘获晶体管的公开十分明确。(Google Patents)

更关键的是，CN102的图14明确记载：每个NAND串在字线与共源线之间具有两条地选择线，其中一条邻近共源线，另一条邻近字线，并对二者施加不同电压；权利要求6、8还明确将第二条地选择线对应到“第二地选择晶体管”。(Google Patents)

CN102的基础结构还说明，地选择晶体管形成沟道后，该沟道与作为共源线的掺杂区域电连接，从而将存储单元通道连接至共源线。(Google Patents)

US20080253187A1则以更加直接的电路语言公开了同一拓扑：源端两个串联FET 210、211，外侧FET 211的源极接共源线216，外侧FET的漏极接内侧FET 210的源极，而内侧FET的漏极接第一存储单元。其权利要求13也明确限定第二选择栅位于第一选择栅与源线之间。(Google Patents)

四、CN102148059A单独破坏新颖性的可能性

1. 支持不具备新颖性的理由

CN102实际上已经给出了以下完整结构：

垂直半导体柱上的电荷存储单元串
→ 邻近字线的内侧地选择晶体管
→ 邻近共源线的外侧地选择晶体管
→ 共源线CSL

把其中：

• 邻近字线的内侧GST解释为权利要求1的“源极选择装置”；

• 邻近CSL的外侧GST解释为权利要求1的“源极栅极装置”；

即可覆盖权利要求1全部结构关系。外侧GST与CSL相连，两个GST均为控制通道导电的晶体管，其功能也符合权利要求1的功能性限定。

因此，CN102单篇的主要问题并不是缺少结构，而是部件名称不一致：CN102把两个器件都称作“地选择晶体管”，目标专利分别称作“源极选择装置”和“源极栅极装置”。

部件名称本身通常不是决定性差异。只要现有技术中的装置具有权利要求所限定的结构、位置和功能，即使名称不同，仍可能构成相同技术特征。

2. 专利权人最有力的抗辩

专利权人很可能主张：

• “源极栅极装置”不是普通的第二地选择晶体管；

• 目标专利的源极栅极设置在源极选择栅与硅阱之间；

• 它不仅控制柱中的通道，还控制衬底阱中的横向通道；

• 一个源极栅极可以围绕或控制一个块中的多个柱；

• CN102的两个GST均为每个NAND串的普通地选择晶体管，不能将其中一个任意改称为“源极栅极装置”。

目标专利说明书确实将源极栅极描述为位于源极选择栅与硅阱之间、控制柱与硅阱之间导电的独立栅层，这给上述限缩解释提供了一定支持。(Google Patents)

最高人民法院的相关裁判规则也表明，权利要求术语应当结合权利要求、说明书、附图及发明目的，按照本领域技术人员理解的通常含义进行解释；在说明书对某一用语具有明确说明时，不能完全脱离说明书只作机械的最宽解释。(最高人民法院知识产权法院)

不过，专利权人的抗辩仍有明显弱点：授权权利要求1没有限定公共栅线、多个串、衬底第二通道、硅阱位置关系或读取干扰操作。若把这些实施例特征全部读入权利要求1，容易构成对权利要求的不当限缩。

新颖性判断

因此，我对CN102单独破坏权利要求1新颖性的判断为：

成功率约60%～70%。

其优势是结构高度吻合；其风险集中在“源极栅极装置”的术语解释。

五、CN102148059A＋US20080253187A1破坏创造性的分析

1. 最接近的现有技术应当选择CN102148059A

不建议以US20080253187A1作为主对比文件，因为其主要实施例为平面NAND结构，缺少权利要求1的垂直半导体柱。

CN102同时具有：

• 垂直半导体柱；

• 电荷俘获存储单元串；

• 共源线；

• 源端两个地选择晶体管；

• 内外两个源端控制栅的位置区分。

因此，CN102与目标专利的结构接近程度明显更高，应当作为最接近现有技术。

2. 区别特征的稳妥确定

无效请求中不宜承认CN102“没有第二个源端栅极”，因为这与图14的明确记载相矛盾。

更稳妥的表述是：

即使认为CN102未明确把邻近共源线的外侧地选择晶体管命名或划分为独立的“源极栅极装置”，其与权利要求1的区别至多在于对两个串联源端栅极的功能划分和部件称谓。

对应的实际技术问题应当确定为：

如何进一步改善垂直NAND串源端的关断、隔离和漏电控制。

不宜把技术问题写成“如何设置源极栅极装置”，否则容易把区别特征本身写入技术问题，产生事后分析风险。CNIPA现行创造性判断要求从最接近现有技术、区别特征的技术效果和实际技术问题出发判断是否存在技术启示，并避免在技术问题中直接包含区别特征。(国家知识产权局)

3. US20080253187A1给出了非常直接的技术启示

US20080253187A1明确教导：

• 在NAND串的源端设置两个串联选择FET；

• 外侧FET连接共源线；

• 内侧FET位于存储单元串与外侧FET之间；

• 两个FET能够提供相同或更好的关断性能；

• 通过中间电势减小GIDL和其他漏电；

• 即使增加一个栅极，仍可通过缩小栅长降低阵列面积。(Google Patents)

该技术手段在US文件中承担的作用，与权利要求1两个源端装置控制串通道至源极导电的作用基本一致。

同时，CN102自己的图14也说明，邻近共源线的GSL采用特定电压，可以减小该地选择线与衬底之间的GIDL。也就是说，CN102与US文件不仅属于相同的NAND存储器领域，而且涉及相同的源端漏电、隔离和关断问题。(Google Patents)

这使组合动机明显强于一般的“相同技术领域即可结合”式论证。

4. 从平面NAND到垂直NAND的障碍较小

专利权人可能抗辩US20080253187A1属于平面NAND，而目标专利和CN102属于垂直NAND，二者结构不同。

这一抗辩力度有限，因为：

• 不是把US的整套平面结构直接搬入垂直结构；

• CN102已经提供垂直柱结构和两个源端GST；

• US仅用于证明两个串联源端晶体管的已知连接关系、导电控制功能及技术效果；

• 对本领域技术人员而言，不需要重新设计整套垂直存储结构，只需按照US已知的功能划分理解或配置CN102已有的内外两个源端栅极。

因此，组合后的结构和效果具有较强可预见性。

六、目标专利技术效果对组合的影响

目标专利说明书强调的主要效果是降低读取干扰：在读取选定串时，关断未选串的源极选择装置，使未选串与衬底阱隔离。(Google Patents)

专利权人可能据此主张：

• CN102主要解决擦除禁止和擦除时的GIDL问题；

• US主要解决漏电及阵列面积问题；

• 二者没有给出利用公共源极栅极减少读取干扰的启示。

但该抗辩难以完全挽救权利要求1，因为权利要求1没有限定：

• 读取操作；

• 选定串或未选串；

• 读取干扰；

• 多个串共用源极栅极；

• 关断未选串的具体偏置方法；

• 源极栅极控制衬底横向通道。

权利要求1实际限定的效果仅是两个装置均“控制通道与源极之间的导电”。CN102和US均能满足这一宽泛功能。专利权人不能一方面维持如此宽的权利要求，另一方面仅以说明书中的较窄读取干扰实施例维持创造性。

七、需要特别注意的授权文本变化

CN103782344A最初公布的权利要求1只要求：

• 半导体柱上的电荷存储装置串；

• 源极栅极装置；

• 位于串与源极栅极装置之间的源极选择装置。

授权权利要求1进一步加入：

• 源极栅极装置耦合到源极；

• 源极栅极装置控制串通道与源极之间的导电；

• 源极选择装置也控制该导电。(Google Patents)

因此，无效请求书不能只证明“两条GSL”或“两个串联栅极”，还应当把以下逻辑写透：

1. 两个GSL均形成实际晶体管，而不是只有导电线；

2. 外侧GST通过其沟道连接共源线；

3. 内外两个GST串联；

4. 任一GST关断都会阻断电荷存储串通道到共源线的导电；

5. 因而两个GST分别满足授权权利要求新增的功能性限定。

CN102的图14、图15、关于GST沟道连接CSL的段落以及权利要求6、8，应当组合引用，而不能只引用图14的一句“两条地选择线”。

八、客观减分因素

以下因素使我没有把成功率评估为90%以上：

1. “源极栅极装置”的解释存在实质争议

目标专利说明书将其描述成位于SGS和硅阱之间的特定栅层，并可能控制柱通道及衬底通道。合议组若认为这是该术语的特定技术含义，而不是任意外侧GST，CN102单篇的新颖性攻击会明显变弱。

2. US文件仍把两个器件都称为select gate

US20080253187A1虽然结构上极为吻合，但其术语仍然是第一、第二source select gate，而不是明确区分source select gate与source gate。若“source gate”被限缩解释为目标专利特定的块级栅层，US文件的补强作用会下降。

3. 相关多选择栅技术曾出现在目标专利美国同族的引用资料中

Google Patents显示，目标专利美国同族的引用列表中已有多篇“multiple select gate architecture”相关文献。这说明多个串联选择栅本身显然属于成熟技术，但也意味着专利权人可能主张授权机关已经注意到一般的多栅结构，目标发明的区别在于特定的垂直源极栅/阱通道结构。(Google Patents)

另一方面，Google Patents在CN103782344B页面列出的三篇正式“Patent Citations”中并没有CN102148059A或US20080253187A1。但Google的引用数据不能等同于完整审查档案，不能据此绝对断言中国审查员从未接触过这些文件。(Google Patents)

九、最终评估及最优无效理由结构

最优主张顺序

无效理由一：不具备新颖性

以CN102148059A单独评价权利要求1：

• 柱113＝半导体柱；

• 柱上的电荷俘获晶体管＝电荷存储装置串；

• 邻近字线的内侧GST＝源极选择装置；

• 邻近CSL的外侧GST＝源极栅极装置；

• 外侧GST耦合CSL；

• 两个GST均必然控制串通道至CSL的导电。

无效理由二：不具备创造性

以CN102148059A作为最接近现有技术＋US20080253187A1：

• CN102提供完整的垂直柱式NAND基础结构及两个源端GST；

• 若外侧GST尚未被明确识别为独立源极栅，US明确给出内外两个串联源端FET的连接关系和功能划分；

• 两篇文件均解决源端漏电、GIDL、关断或隔离问题；

• 组合不需要结构重构，效果可预见；

• 权利要求1没有记载能够支撑意外效果的读取干扰、公共源极栅或阱通道等进一步限定。

综合结论

该组合属于目前较强的权利要求1无效组合。

我的最终中心判断是：

CN102148059A＋US20080253187A1成功无效CN103782344B权利要求1的概率约为80%，合理区间为75%～85%。

其中：

• 采用较宽、偏权利要求文字的“源极栅极装置”解释时，成功率可接近或超过85%；

• 若合议组结合说明书将“源极栅极装置”限缩为块级公共栅、同时控制柱通道和硅阱横向通道的特殊结构，成功率可能下降到50%～60%；

• 就通常的权利要求解释尺度而言，授权权利要求1未写入这些特殊结构，因此较宽解释及无效结论更有说服力。

结论

**权利要求11—25不能整体、原文直接套用权利要求1—10已经撰写的无效理由。**更准确地说，应当区分三个层面：

• 对比文件可以复用：有可能；

• 部分技术特征的比对段落可以复用：权利要求11、14、15、16以及权利要求23—25中的部分结构特征可以；

• 完整无效结论和论证链可以直接复制：原则上不可以。

原因在于，权利要求11、16、23、24、25均是新的独立权利要求，不从属于权利要求1；权利要求12—15从属于权利要求11，权利要求17—22从属于权利要求16。它们与权利要求1—10之间只有技术内容上的交叉，并不存在形式上的引用关系。附件显示的权利要求体系如下：权利要求1为独立设备权利要求，权利要求2—10均直接引用权利要求1；权利要求11为另一独立设备权利要求，权利要求12—15引用权利要求11；权利要求16为第三项独立设备权利要求，权利要求17—22直接或间接引用权利要求16；权利要求23—25分别是独立方法权利要求。

现行《专利法实施细则》第六十九条要求无效宣告请求结合证据具体说明无效理由，并指明每项理由所依据的证据。因此，实务上至少应当为每一项被请求无效的权利要求建立清楚的“权利要求特征—证据公开—法律结论”对应关系，不能仅写“权利要求11—25基于相同理由无效”。(国家知识产权局)

附件未包含已经完成的权利要求1—10无效理由及所使用的对比文件，所以下面能够判断的是权利要求结构和技术特征层面的可复用程度；同一组对比文件是否实际足以覆盖权利要求11—25，还需要结合具体证据内容判断。

一、权利要求之间的形式关系

权利要求1
├─权利要求2
├─权利要求3
├─权利要求4
├─权利要求5
├─权利要求6
├─权利要求7
├─权利要求8
├─权利要求9
└─权利要求10

权利要求11
├─权利要求12
├─权利要求13
├─权利要求14
└─权利要求15

权利要求16
├─权利要求17
│  └─权利要求18
├─权利要求19
├─权利要求20
│  └─权利要求21
└─权利要求22

权利要求23：独立方法权利要求
权利要求24：独立方法权利要求
权利要求25：独立方法权利要求

因此，即使权利要求1—10全部被宣告无效，权利要求11—25也不会仅因前述权利要求无效而当然无效。尤其是从属权利要求，仍然必须评价其附加技术特征。国家知识产权局的无效决定通常也是先认定被引用权利要求的结论，再逐项判断从属权利要求的附加技术特征是否被现有技术公开或者是否属于显而易见。

二、权利要求11—15与权利要求1—10的对应关系

权利要求11—15主要涉及“多个竖直存储串＋环绕柱的漏极选择栅极、源极选择栅极和源极栅极”的设备结构。

对权利要求11的特别注意

权利要求11并不是简单地把权利要求1、2、10合并在一起。存在两个重要差别：

第一，权利要求1、2使用的是“源极栅极装置”“源极选择装置”“漏极选择装置”，而权利要求11使用的是“源极栅极”“源极选择栅极”“漏极选择栅极”。权利要求14、15又专门进一步限定“栅极包括相应装置的一部分”，说明不能不经论证就把权利要求11中的栅极与权利要求1、2中的整个装置完全等同。

第二，权利要求11增加了三个栅极“至少部分地环绕相应柱”的三维空间结构。这是权利要求1—10没有明确限定的内容，通常需要从三维NAND、环栅或同轴柱状存储器对比文件中单独寻找公开。

因此，对权利要求11的合理写法应当是：

权利要求11中的电荷存储装置串、源极栅极与源极选择结构，可援引权利要求1的相关论述；漏极选择结构可援引权利要求2的相关论述；多个串之间的配置可援引权利要求9或10的相关论述。但是，权利要求11还进一步限定三个栅极至少部分环绕相应柱，对该附加结构应结合对比文件的具体附图和说明书段落另行评述。

三、权利要求16—22与权利要求1—10的对应关系

权利要求16是另一项独立设备权利要求，围绕“多个块、块之间的导电部件、共用源极以及柱中的漏极选择装置—存储串—源极选择装置—源极栅极装置”展开；权利要求17—22进一步限定衬底掺杂、扩散区、导电部件形状及材料。

权利要求16的合理复用方式

权利要求16可以将已有理由拆成两个部分：

1. 直接复用部分

   • 电荷存储装置串及半导体柱：权利要求1、7；

   • 漏极选择装置：权利要求2；

   • 源极选择装置和源极栅极装置的串联位置及控制功能：权利要求1；

   • 多个串：权利要求9、10。

2. 必须新增的部分

   • 多个“块”及每块多个串；

   • 多个块的群组之间设置导电部件；

   • 导电部件与衬底耦合；

   • 导电部件用于偏置共用源极；

   • 该结构与源极栅极装置、源极选择装置之间的整体关系。

如果已经用于权利要求1—10的最接近现有技术仅仅公开了“独立源极栅极＋源极选择晶体管”，而没有公开块间共用源极导电壁或源极接触结构，则同一理由不足以完整攻击权利要求16。

权利要求21是最容易错误套用的一项

不能因为权利要求8和权利要求21都出现“多晶硅”就认为理由相同：

• 权利要求8的多晶硅限定的是存储串所关联的柱；

• 权利要求21的多晶硅限定的是用于偏置共用源极的导电部件。

现有技术公开“多晶硅沟道柱”，不能当然证明其还公开“多晶硅共用源极导电部件”。二者属于不同部件、承担不同功能，必须分别比对。

四、权利要求23—25与权利要求1—10的对应关系

权利要求23—25均是独立方法权利要求，虽然其执行对象包含与权利要求1、2、9、10类似的漏极选择、源极选择、源极栅极和多个存储串结构，但它们的核心限定是具体的电压施加和浮置操作：

• 权利要求23限定第一、第二串群的不同偏置，并通过选定存取线读取电荷存储装置，实质上是读取方法；

• 权利要求24限定选定存取线采用更高的第三电压对电荷存储装置编程，实质上是编程方法；

• 权利要求25限定衬底施加擦除电压，同时多个栅极和共用源极浮置、存取线约为0伏，实质上是擦除方法。

装置对比文件不当然公开方法权利要求

即使对比文件公开了与权利要求1相同的存储器结构，也不必然公开权利要求23—25的具体操作方法：

• 对新颖性而言，不能仅以“该装置理论上能够这样操作”代替对具体电压步骤的公开；

• 除非该操作是装置运行时必然发生、能够直接且无疑义地确定的过程，否则不能认定方法步骤已被隐含公开；

• 对创造性而言，可以继续把同一装置文献作为起点，但仍需证明现有技术对所述读取、编程或擦除偏置序列给出了技术启示。

国家知识产权局在新颖性判断中强调单独对比原则，不能从相互独立的不同实施方式中任意拼接出一项完整技术方案。(国家知识产权局) 创造性判断则需要针对完整权利要求重新确定最接近现有技术、区别特征、实际技术问题和技术启示，不能仅因部分结构相同就直接沿用原结论。(国家知识产权局)

五、按无效理由类型判断能否套用

1. 新颖性理由

通常不能直接套用。

针对权利要求11、16、23、24、25，必须确认同一项现有技术是否公开其全部技术特征：

• 权利要求11：是否公开三个栅极至少部分环绕相应柱；

• 权利要求16：是否公开块间导电部件及共用源极偏置结构；

• 权利要求23—25：是否公开完整读取、编程或擦除电压序列。

如果已经用于权利要求1的新颖性对比文件没有这些内容，即使其足以破坏权利要求1，也不足以破坏后续独立权利要求的新颖性。

2. 创造性理由

可以复用原有对比文件、最接近现有技术以及部分技术启示，但必须重写区别特征和结合逻辑。

例如：

• 权利要求11可以采用“权1核心结构＋权2漏极选择＋权10多串结构”的原有论述，再增加环绕柱栅极证据；

• 权利要求16可以采用“权1＋权2＋权7＋权9/10”的原有论述，再增加块间共用源极导电部件证据；

• 权利要求23—25可以沿用装置结构证据，再增加公开相应偏置表或操作流程的文献。

不能仅写：

权利要求11与权利要求1技术方案实质相同，因此基于权利要求1相同理由不具备创造性。

更稳妥的写法应当是：

权利要求11中的特征A—D与权利要求1、2、10中的相应特征一致，相关证据公开及结合理由参见前述第×部分。权利要求11进一步限定特征E，即三个栅极至少部分地环绕相应柱；证据D3的图×及第×段公开了……。因此，在权利要求1、2、10所述技术方案的基础上进一步采用该环绕柱栅极结构，对本领域技术人员而言是显而易见的。

3. 清楚性、支持、充分公开或修改超范围理由

只有在后续权利要求包含完全相同的缺陷用语或完全相同的原始公开问题时，才可以引用前述理由。

例如，若权利要求1中“源极栅极装置经配置以控制导电”的功能性限定被主张缺乏支持，则可研究该问题是否同样存在于权利要求16；但权利要求23—25又增加了具体电压和操作步骤，仍需结合其自身内容重新判断。

六、建议的无效理由改写顺序

最节省篇幅且风险较低的写法是：

1. 权利要求11单独成节
   引用权利要求1、2、10中相同特征的证据分析，新增“栅极环绕柱”的独立分析。

2. 权利要求12—15分别用短段落处理
   每项明确写出附加技术特征、对应证据及结论，不能只写“同权利要求11”。

3. 权利要求16单独成节
   复用权利要求1、2、7、9、10的结构分析，新增“多个块—导电部件—共用源极”分析。

4. 权利要求17—22逐项处理材料、掺杂和形状特征
   权利要求17、18适合共用一组衬底和扩散区证据；权利要求20、21适合共用一组半导体导电部件证据，但权利要求21必须明确多晶硅限定对象是导电部件。

5. 权利要求23—25分别建立读取、编程、擦除电压比对表
   不建议把三个方法合并成一句“操作条件属于常规选择”，因为三者的偏置对象、浮置状态和技术目的明显不同。

最终判断表

因此，最准确的结论是：

权利要求1—10已经完成的无效理由可以作为权利要求11—25的“基础模块”，但不能作为其完整无效理由直接套用。尤其是权利要求11、16、23、24、25必须分别建立独立的完整论证链；权利要求12—15、17—22必须分别处理其附加技术特征。

将已完成的权利要求1—10无效理由及对比文件组合一并提供后，可进一步形成逐项的“原文可引用段落—必须新增段落—是否需要新增证据”清单。

根据权利要求1所述的设备，其进一步包括耦合于所述电荷存储装置串与数据线之间的漏极选择装置。

专利无效检索｜正式分析报告

CN103782344B 权利要求2无效检索报告

围绕新颖性与创造性的公开日前专利文献检索、特征比对及组合评估

评估概率是基于当前检得证据、通常权利要求解释及无效程序实务的专业判断，不构成审理结果保证；正式提交时应以官方公开文本、译文及著录事项证明固定证据。

一、执行范围与结论先行

· 本轮对象：权利要求2，即权利要求1的全部技术特征A-D，再加新增技术特征E。

· 时间界限：只采用公开日严格早于2011年8月15日的专利文献；优先权日或申请日不能替代公开日。

· 数据库：已实际访问 Google Patents，分别执行中文、英文、日文、韩文检索，并逐篇打开重点文献详情页核验。

· 首轮核心结论：CN102148059A可提出单篇破坏新颖性的主张。该文献在同一垂直NAND架构中公开半导体柱、电荷存储串、源端两条地选择线（内外串联栅控级）以及串与位线之间的串选择晶体管。若合议组对“外侧地选择晶体管=源极栅极装置”的术语映射采取严格态度，则以CN102148059A + US20080253187A1主张创造性不成立；US文献直接明示“串—两个源端选择栅—源线”和“串—两个漏端选择栅—位线”的连接次序、结合动机及技术效果。

· 最终无效成功概率：92%。达到统一尺度中“单篇明确公开全部关键特征，并有组合证据补强”的90%-95%档，本轮不触发补充检索。

说明：本报告中的概率是基于证据完整度、术语解释风险和组合抗辩空间作出的诉讼/无效程序判断，不是统计学频率。

二、权利要求2及特征拆分

权利要求2：

根据权利要求1所述的设备，其进一步包括耦合于所述电荷存储装置串与数据线之间的漏极选择装置。

结合权利要求1，完整技术特征为：

解释要点：权利要求没有要求“源极栅极装置”和“源极选择装置”采用不同材料、不同阈值、不同控制信号或特定读取时序。判断现有技术构件时，应以其在串—源极电流路径中的位置及栅控功能为准，而不能仅以文献是否使用完全相同的名称为准。

三、四语检索式及实际访问记录

所有检索均加入 Google Patents 的 before=publication:20110815 条件。该条件用于排除2011年8月15日及之后公开的文献。

1. 中文

· 精确检索式："半导体柱" NAND "源极选择" "漏极选择"

· Google Patents URL：打开中文检索

· 实际页面状态：Google Patents显示“Before: publication 2011-08-15”“Language: CHINESE”，约1项结果；命中CN101911297A。该结果对柱式NAND有帮助，但源端双栅证据弱于CN102148059A，未提升为主证。

2. 英文

· 精确检索式："semiconductor pillar" NAND "source select gate" "drain select gate"

· Google Patents URL：打开英文检索

· 实际页面状态：约3项结果，包括US20090109752A1、CN101971324A的韩国家族KR20100135796A及KR20110009014A。结合直接公开号核验，US20080253187A1的双端多选择栅教导更强。

3. 日文

· 初始精确短语检索："半導体柱" NAND "ソース選択ゲート" "ドレイン選択ゲート"，实际返回0项。

· 经网站结果验证后采用的有效检索式：半導体ピラー NAND ソース選択 ドレイン選択

· Google Patents URL：打开日文检索

· 实际页面状态：约76项结果，前列包括JP2011014817A、JP4455615B2、JP2011066110A等东芝垂直柱式非易失性存储文献。它们多为单个源端/漏端选择晶体管或偏重制造/擦除，未优于CN102148059A的单篇双源端选择线披露。

4. 韩文

· 精确检索式：반도체 필러 NAND 소스 선택 게이트 드레인 선택 게이트

· Google Patents URL：打开韩文检索

· 实际页面状态：约33项结果，前列包括KR100921287B1、KR100983451B1、KR20110009014A等。KR100921287B1明确垂直柱两端选择晶体管，但仍缺少比CN102更明确的源端内外两个栅控级，故仅作筛查背景。

5. 公开号直接核验

检索结果页之后，又分别实际打开以下 Google Patents 专利页核验全文、附图说明、权利要求及著录事项：

· CN102148059A

· CN101971324A

· US20080253187A1

· CN1519938A

四、候选文献时间资格

时间风险：CN102148059A仅比关键日早5日，但Google Patents著录事项明确列出2011年8月10日的公开事件。正式无效请求应以CNIPA公开文本首页/公报固定该日期，不宜仅提交网页打印件。

五、重点文献逐篇证据分析

5.1 CN102148059A：单篇主证

5.1.1 A-E逐特征对应

5.1.2 是否同一实施例

是。证据链不是从互斥方案中拼凑：图3-7建立垂直柱式NAND存储块BLKi；图14的文字明确以图6为基础，只把每个NAND串中“字线与共源线之间”的地选择线增加为两条；图15继续说明两条地选择线相对CSL/字线的位置及不同偏压。漏端SST来自被图14继承的图6电路。图16关于两条漏端串选择线是额外加强证据，权利要求2本身只需一个漏极选择装置。

5.1.3 新颖性结论

CN102148059A在单一、连续实施架构中直接公开A-E。其外侧地选择晶体管虽然在名称上仍称GST/GSL，但其位置为内侧地选择晶体管与共源线之间，且栅压控制串通道至源极的导通/截止，满足权利要求对“源极栅极装置”的全部结构和功能限定。因此，可主张权利要求2相对于CN102148059A不具备新颖性。

主要抗辩风险仅有两点：

1. 专利权人可能要求把“源极栅极装置”限缩为涉案说明书中特定、邻接阱/扩散区且可能跨多个柱的层，而排斥普通第二地选择晶体管；但这些几何、共享范围及专门驱动关系均未写入权利要求。

2. 专利权人可能称图14是电路变形、图3-7是结构实施例，不能合并；但图14原文明示“与图6的存储块相比”，且仅说明每串增加两条GSL，属于对图6同一垂直存储块的明确变形，不是无指引拼接。

单篇新颖性无效成功概率：90%。

5.2 US20080253187A1：双端多选择栅的直接教导

关键原文短语为：“multiple series-coupled select gates on the drain and/or source ends”。图2的210/211、212/213及图4的414/415均围绕同一发明构思，非跨实施例拼凑。

单篇评价：因缺少半导体柱，不能单独破坏A-E整体新颖性；但对B-E提供极强的结构、功能及结合动机证据。

5.3 CN101971324A：柱式NAND及漏端选择装置备选基础文献

图2A-2C是同一结构的连续制造阶段；柱、存储串、源极选择晶体管216、漏极选择晶体管280和位线290均在同一实施方案中。

5.4 CN1519938A：全中文双端多选择栅备选文献

上述内容均来自实施例1的图5A、图5B、图6-9及其连续说明。Google Patents文本页与本地公开PDF第16-19页的图文相互核对一致。

六、权利要求2特征总比对表

七、新颖性评价

1. CN102148059A单篇

CN102同时、直接公开A-E，且图14明确承接图6的垂直NAND电路。权利要求2没有要求外侧装置必须称为“source gate”而不能称为第二个ground/source select gate；也没有限定外侧装置必须共享多个柱或采用特殊几何。因此，按构件位置、连接次序及门控功能判断，CN102的外侧GST满足B，内侧GST满足C-D，SST满足E。

结论：权利要求2相对于CN102148059A不具备新颖性，成功概率90%。

2. 其他单篇

· US20080253187A1、CN1519938A缺少半导体柱，不能单篇覆盖A。

· CN101971324A只有一个源端选择晶体管，不能单篇覆盖彼此分立的B、C两个源端栅控级。

八、创造性评价及可诉组合

组合一（首要备援）：CN102148059A + US20080253187A1

1. 最接近现有技术与区别

以CN102为最接近现有技术。若合议组不接受CN102外侧GSL直接等同于“源极栅极装置”，则至多把区别概括为：在垂直柱式NAND串的源端，以两个具有明确内外次序的串联FET实现源侧选择/门控，并把外侧FET作为耦合源极的源极栅极装置。E已由CN102的SST—位线连接直接公开。

2. 客观技术问题

如何在保持垂直NAND高密度的同时，提高源端通路的关断隔离、穿通/GIDL及泄漏抑制能力，而不过度增加选择器件尺寸。

3. 结合动机

US文献技术领域直接写明其涉及NAND串漏端和/或源端的多个选择栅；背景把器件缩小导致的GIDL、program disturb和泄漏作为问题；随后明确以每端增加一个选择栅获得相同或更好的截止/泄漏保护并减小阵列占用。CN102本身也讨论串/地选择线、GIDL、不同选择线电压及垂直阵列密度。两文献的问题、位置和功能完全对应。

4. 技术相容性及具体组合路径

保留CN102的柱113、ONO电荷存储层、垂直串、共源线CSL以及串—位线间SST；按US图2/图4的教导，把源端门控段明确实现为两个串联FET：内侧FET邻近存储单元串，外侧FET邻近CSL。CN102图14事实上已经提供两个垂直源端栅层，因此组合不要求把US的平面版图整体移植，只需采用其明确的电气角色和内外映射。沿CN102现有柱通道重复栅介质/栅层与其层叠制造框架相容。

5. 预期效果

两个串联FET分担电压，任一关断均能增加隔离；US已明确预期改善截止、GIDL及其它泄漏保护。所得效果不是不可预见的协同效果。

创造性无效成功概率：93%。

组合二：CN101971324A + US20080253187A1

CN101提供同一实施例中的多晶硅柱230、电荷陷阱229、串联存储单元450、源端晶体管216以及漏端晶体管280—数据线290；区别仅为源端第二栅控级。US明确教导在NAND串源端增加第二选择栅并给出“串—内侧210—外侧211—公共源线216”的次序，且目的正是解决缩小器件时的泄漏、穿通和阵列面积问题。

具体路径：保留CN101原有、邻近源极线200的晶体管216作为外侧源极栅极装置；在串450与216之间沿同一柱通道增设内侧源极选择FET。漏端280及数据线290保持不变。US提供电路拓扑及动机，CN101提供垂直器件实现；权利要求未限定具体掩模、材料厚度或独特时序。

创造性无效成功概率：89%。主要风险是从平面US向CN101垂直柱结构的工程迁移论证，但US的教导属于源端电气拓扑，CN101已示范柱与横向栅层形成FET，技术相容性较好。

组合三（全中文备选）：CN101971324A + CN1519938A

该组合的基础与组合二相同；CN151的实施例1以图5A/5B和图9明确给出“串—SG21—SG22—CS”及位线侧SG11/SG12，并给出独立控制、串联分压、截止和微细化效果。其优势是可直接提交中文公开文本；弱点同样是CN151为平面NAND，仍需说明电路拓扑向CN101柱式结构的常规实现。

创造性无效成功概率：87%。

九、预判抗辩与回应

抗辩1：两个GSL都是“源极选择”，其中任一都不能成为“源极栅极装置”

回应：权利要求用功能和连接限定装置，没有规定“源极栅极装置”必须具有不同于选择FET的特殊物理结构。CN102外侧GST位于内侧GST与CSL之间，耦合源极并通过栅压控制串—源路径，正好满足B；内侧GST满足C-D。US和CN151进一步证明，在关键日前，把源端两个串联选择栅按内外位置区分是成熟的NAND架构。

抗辩2：同一串联通路中，一个FET不能单独使整条通路导通，因而不“控制”导电

回应：“控制”不等于单独无条件建立完整通路。串联开关中任一FET关断即可阻断整体通路，栅压改变会改变该路径的导电状态；CN102对两个GSL施加不同电压，US/CN151还明确说明串联分压和分别控制。

抗辩3：图14只是电路图，没有重复画出柱，不能与图3-7合并

回应：图14的正文明确表述“与图6的存储块BLKi相比”，仅说明每串字线和CSL之间有两条GSL。图6又是图3-5结构的等效电路。因此，图14是在同一垂直柱存储块上增加源端选择线的明确变形，不是从无关实施例中任选特征。

抗辩4：源极栅极应限缩为涉案说明书中邻接硅阱、扩散区或跨多个柱的专门层

回应：这些材料、几何和共享范围没有写入权利要求2。涉案权利要求只要求耦合源极并控制通道—源极导电。把说明书实施例的附加细节读入权利要求会不当缩小保护范围。

抗辩5：平面US/CN151不能与垂直CN102/CN101组合

回应：第二文献提供的是NAND串端部的串联FET拓扑、相对次序和泄漏/截止作用，而非要求移植整套平面工艺。CN102和CN101都已在半导体柱与横向栅层交叉处形成栅控FET；增加同类栅控级不改变存储原理。权利要求也未限定器件方向或制造方法。

抗辩6：CN102公开日距关键日仅5日，真实性或公众可得性不足

回应：专利公开文本一经公布即向公众开放；Google Patents著录事项明确显示2011年8月10日公开。正式程序中提交CNIPA公报首页、完整公开文本及公开日证明即可固定证据链。时间接近不降低其现有技术资格。

十、最终概率与后续动作

因为最终概率已经高于75%，依任务规则：

· 不制定第二轮补充检索策略；

· 不启动下一轮子agent检索；

· 建议后续工作仅限于证据固定：下载/提交CN102、CN101、US20080253187及CN151的完整公开文本和附图，固定公开日，并为US关键段落制作逐句中文译文。

十一、正式请求书中的推荐无效理由排序

3. 第一无效理由：权利要求2相对于CN102148059A不具备新颖性。

4. 第二无效理由（备援）：即使认为CN102对“源极栅极装置”的名称/角色公开不够直接，权利要求2相对于CN102148059A结合US20080253187A1不具备创造性。

5. 第三无效理由（备援）：权利要求2相对于CN101971324A结合US20080253187A1不具备创造性。

6. 第四无效理由（全中文备援）：权利要求2相对于CN101971324A结合CN1519938A不具备创造性。

报告形成与证据固定说明

本报告由各轮独立检索记录汇总形成。Google Patents链接用于检索复核和定位；在无效宣告程序中，应提交符合形式要求的专利公开文本，并对外文关键段落提供准确中文译文。

底层检索记录：_research\claim2\round1.md

经多轮检索 Google Patents，并按“漏极选择晶体管/漏极选择栅极/SGD/选择晶体管 + NAND串/电荷存储 + 位线/数据线”，以及“垂直NAND/上选择栅极 + 位线”反向扩展检索后，结论比较明确：

技术特征 E 在 2011 年 8 月 15 日之前已经被非常充分地公开。就该技术特征单独而言，我评估其被现有技术成功公开的概率约为 98%–99%。

而且并非仅有“惯常 NAND 的概念性暗示”，至少 CN101176164A、CN1720588A、CN1444231A、CN101416253A、CN102150216A 都能形成相当直接的结构对应；此外还有 CN101800224A、CN101681884A 两篇 3D/垂直 NAND 文献用于应对可能的窄解释。

以下均严格采用公开日早于 2011-08-15的中国公开文本；没有把 2011-08-15 当日或之后的文件列入有效对比文件。

一、最重要的检索结果

对比文件 公开日 与技术特征 E 对应的核心公开 评价

D1：CN101176164A《具有源极线偏置误差补偿的非易失性存储器及方法》 2008-05-07 NAND链由串联存储晶体管构成；每一存储晶体管均具有电荷存储元件；一对选择晶体管 S1、S2 位于串两端；明确记载“当漏极选择晶体管S2导通时，NAND链的漏极端子耦合至存储器阵列的位线”。

Google Patents

+1

★★★★★ 最强，几乎逐项覆盖 E

D2：CN1720588A《每一存储单元电荷存储元件具有双重控制栅极的闪速存储单元阵列》 2006-01-11 明确公开NAND串含多个浮动栅极电荷存储元件；每串两端各有选择晶体管，其中另一端通过 T0D-T4D 选择晶体管连接到相应 BL0-BL4 位线；还明确说明位线承担写入数据电压及读取检测。

Google Patents

+1

★★★★★

D3：CN1444231A《减少非易失性存储器的编程和读取干扰的操作技术》 2003-09-24 16个浮动栅晶体管串联形成NAND存储单元单位；其一端经第一选择晶体管连接对应位线，且该选择晶体管的栅极明确耦合于“漏极选择门线SGD”。

Google Patents

+1

★★★★★，且公开极早

D4：CN101371314A《减少非易失性存储装置的读取干扰》 2009-02-18 NAND串的多个晶体管均具有控制栅和浮动栅；明确“选择栅极120将NAND串连接到位线接点126”，该选择栅极连接选择线 SGD。

Google Patents

+1

★★★★☆

D5：CN101416253A《减少编程干扰的影响》 2009-04-22 NAND串夹在第一“漏极选择栅极120”与源极选择栅极122之间；漏极选择栅极120经位线接点将NAND串连接至位线；串内晶体管均有浮动栅极；其他实施例又明确“漏极侧选择栅极324经由位线接点334将NAND串连接到对应位线”。

Google Patents

★★★★★

D6：CN101553877A《NAND快闪存储器单元阵列及使用自适应存储器状态分割的方法》 2009-10-07 用语尤其接近：多个“电荷存储晶体管”作为存储器单元形成 NAND串，且该存储器单元串“通过任一端处的选择晶体管连接在位线与参考电位之间”。

Google Patents

+1

★★★★★，对“电荷存储装置串”解释非常有利

D7：CN101800224A《包括垂直NAND沟道的非易失性存储器装置》 2010-08-11 属于垂直 NAND。明确将包括有源区、隧穿绝缘层、电荷存储层、阻挡绝缘层和控制栅的结构称为“存储串/串”；制造步骤又明确在沟道上先形成上选择栅极线 USG，其后才形成横跨沟道的位线2400，并直接说明上选择栅极位于“位线和沟道之间”。

Google Patents

+2

Google Patents

+2

★★★★★（3D证据）

D8：CN101681884A《三维NAND存储器及其制造方法》 2010-03-24 明确公开ONO、浮栅等电荷存储区；形成多级垂直NAND存储单元，在最上级上方形成位线；并明确可在“位线137下方、最上级存储单元上方”设置“上选择晶体管”。

Google Patents

+1

★★★★☆（3D证据）

D9：CN102103889A《NAND编程技术》 2011-06-22 Intel 文献。浮置栅极/浮置节点FET串联形成NAND串；NAND串两端形成选择栅极104，并明确由“选择栅漏SDS”控制将NAND串耦合到位线BL。

Google Patents

★★★★☆，申请人来源独立，佐证价值较高

D10：CN102150216A《具有降低的数据存储要求的存储器的多遍编程》 2011-08-10 距截止日仅5天。明确NAND串夹在“第一（漏极侧）选择栅极120”和源极侧选择栅极122之间；“选择栅极120经由位线触点126将NAND串连接到位线”；串内晶体管有浮置栅极。

Google Patents

+1

★★★★★

此外还检索到 CN1610976A（2005-04-27），其公开了电介质电荷存储 NAND 结构，串两端设选择晶体管，其中一个端子连接独立位线，可作为进一步的累积证据。

Google Patents

+1

二、对技术特征 E 的逐项比对

目标特征：

E：其进一步包括耦合于所述电荷存储装置串与数据线之间的漏极选择装置。

以最强的 CN101176164A 为例：

技术特征 E 的子特征 CN101176164A 是否公开

E1：存在“电荷存储装置串” NAND链50由M1、M2…Mn串联存储晶体管构成，并明确“每一存储晶体管均具有一电荷存储元件” 明确公开

E2：存在漏极选择装置 明确称为“漏极选择晶体管S2” 文字直接公开

E3：漏极选择装置与电荷存储装置串耦合 S1、S2经NAND链的源极端子54、漏极端子56控制存储晶体管链与外部的连接 明确公开

E4：另一侧耦合数据线 S2导通时“NAND链的漏极端子耦合至存储器阵列的位线” 明确公开

E5：漏极选择装置位于串与数据线之间 电气连接顺序为 NAND存储晶体管链 → 漏极端子56/S2 → 位线 直接且无歧义

上述内容均来自该文献对图1D NAND链的直接说明。

Google Patents

因此，仅 CN101176164A 一篇文献就已经足以对技术特征 E 形成很强的单篇直接公开。

三、“数据线”与“位线”是否会成为争议点

我认为风险很低。

目标专利使用“数据线”，而上述中国在先文献大量使用“位线 BL”。但 CN1720588A 不仅称其为位线，还明确说明列控制电路向每一位线施加“代表拟写入的特定数据”的电压，并在读取时检测位线上的电压或电流，也就是说，该位线事实上就是承担数据写入/读取功能的数据线路。

Google Patents

因此在 NAND 存储器这一具体语境下，把目标专利的 data line（数据线）对应为 bit line（位线），技术上具有很强基础。除非 CN103782344B 的说明书对“数据线”作出了明显区别于普通位线的特殊定义，否则专利权人仅依赖名称差异抗辩的成功空间较小。

四、二维 NAND 与三维/垂直 NAND 两种解释下的结果

这一点对无效实务很重要。

如果按照通常、较宽的解释，将“电荷存储装置串”理解为由具有浮栅、电荷俘获层等电荷存储元件的存储器件构成的串，那么 CN101176164A、CN1720588A、CN1444231A、CN101416253A、CN101553877A、CN102150216A 已经反复直接公开该结构。

Google Patents

+3

Google Patents

+3

Google Patents

+3

即使专利权人进一步主张 CN103782344B 所述“电荷存储装置串”应结合说明书解释成垂直/柱状 NAND 串，仍存在 CN101800224A：它明确把带电荷存储层的垂直 NAND 构造定义为“存储串”，并将上选择栅极设置在垂直沟道与位线之间；另有 CN101681884A 明确公开在最上层电荷存储单元与位线之间增加上选择晶体管。

Google Patents

+2

Google Patents

+2

因此，3D 限缩并不能从根本上挽救特征 E。

五、客观概率评估

我的最终评价为：

评估事项 概率

技术特征 E 按通常含义已在 2011-08-15 前被公开 约99%

存在单篇中文专利直接、完整公开 E 约98%–99%

“位线”能够对应目标专利“数据线” 约97%–99%

即使限缩至垂直/3D NAND，仍有文献公开实质相同结构 约92%–96%

E 仍可被认定为真正具有新颖性的区别技术特征 低于5%

最值得用于正式无效理由的顺序

第一梯队：

CN101176164A > CN101416253A ≈ CN102150216A > CN1720588A

其中我尤其推荐 CN101176164A。它的优势不是简单出现“SGD”三个字，而是在一个连续段落中同时公开：

电荷存储元件 → NAND存储晶体管链 → 漏极选择晶体管S2 → 位线

这与技术特征 E 的逻辑关系高度一致。

Google Patents

第二梯队，用于应对“目标专利是3D/垂直结构”的抗辩：

CN101800224A + CN101681884A。前者尤其值得保留，因为它明确把具有电荷存储层的垂直 NAND 构造称为“存储串”，并把上选择栅极放在位线与沟道之间。

Google Patents

+1

最终结论

技术特征 E 基本不应当被视为 CN103782344B 的有效创新贡献点。 从目前中文专利检索结果看，它属于在目标日期之前已经反复公开的 NAND 存储器基本连接结构，而且既有传统二维 NAND 的明确文字证据，也有垂直/3D NAND 的针对性证据。

如果后续是在构造权利要求1整体的最优无效组合，E 这一项实际上已经可以视为“高置信度解决”，后续检索资源更应集中于权利要求1中那些涉及源极感应装置、源极选择装置以及二者具体串联/耦合位置关系的真正区别特征。

检索结论

我对 Google Patents 中 KR 韩国公开文本进行了多轮交叉检索，重点反复使用了“드레인 선택 트랜지스터（漏极选择晶体管）”“SGD/DSL”“비트라인（位线）”“NAND 스트링”“플로팅 게이트（浮栅）”“전하 저장（电荷存储）”以及“串—选择晶体管—位线”的结构关系进行筛选，并严格剔除了 2011年8月15日之后公开的文件。

结论非常明确：技术特征 E 在 2011年8月15日前已经被多篇韩文专利文献单篇完整或近乎完整公开。

CN103782344B 的技术特征 E 本身是：

“进一步包括耦合于所述电荷存储装置串与数据线之间的漏极选择装置。”

目标专利实施例进一步说明，漏极选择装置 126 位于电荷存储装置与数据线130之间；其“数据线”用于感测电荷存储装置的状态。

Google Patents

+2

Google Patents

+2

在此前韩国文献中，“data line”通常表述为 bit line（비트라인，位线）。考虑到这些位线正是用于存储单元编程、读出和状态感测的列线，将其对应于目标专利的“数据线”在技术上具有很强依据。

Google Patents

+1

一、最有价值的韩文对比文件

排名 韩国公开文献 公开日 与 E 对应的核心公开 评价

1 KR20100028019A 2010-03-11 明确公开 NAND 串由串联存储晶体管组成；每个存储晶体管具有用于存储预定电荷量的电荷存储元件；漏极选择晶体管 S2 导通时，NAND 串漏极端耦合到位线。

Google Patents

+1

A+，几乎逐项对应 E

2 KR20060066396A 2006-06-16 明确公开存储单元具有用于存储电荷的浮栅；一个 NAND 串包括串联存储单元；并明确记载“位线—连接于位线的漏极选择晶体管 DSL—与 DSL 串联的单元”。

Google Patents

+2

Google Patents

+2

A+，结构关系极直接

3 KR20090002483A 2009-01-09 明确公开：漏极选择晶体管、多个存储单元及源极选择晶体管串联构成 cell string；漏极选择晶体管的漏极接位线，源极接第一存储单元；存储单元为浮栅晶体管。

Google Patents

+1

A+，直接形成“串—DST—BL”

4 KR20100089512A 2010-08-12 浮栅存储单元串联设置于漏极选择晶体管 DST 与源极选择晶体管 SST 之间；DST 的漏极明确连接位线 BL。

Google Patents

+2

Google Patents

+2

A+，单篇完整覆盖

5 KR100811278B1 2008-03-07 更直接地表述：在位线 BL 与多个浮栅存储单元晶体管之间设置 string select transistor；该晶体管的控制线明确为漏极选择线 DSL。

Google Patents

+1

A+，位置关系最直观之一

6 KR20110037935A 2011-04-13 NAND 串包括串联的浮栅存储元件；选择栅120控制 NAND 串与位线126的连接，且该选择栅明确连接 SGD（drain select gate）；还明确说明 NAND 串经 SGD 控制的选择晶体管连接各自位线。

Google Patents

+2

Google Patents

+2

A+

7 KR20080089459A 2008-10-06 多个串联浮栅晶体管组成 NAND 串，选择栅120将 NAND 串连接到位线126，且选择栅120由 SGD 控制。

Google Patents

+1

A，强公开

8 KR20060002801A 2006-01-09 NAND 串为位于两个选择栅之间的串联晶体管；选择栅120将 NAND 串耦合到 bit line 126；各存储晶体管具有浮栅。

Google Patents

+1

A，强公开

9 KR20050086293A 2005-08-30 明确记载各 NAND 串中源极选择晶体管、多个存储单元和漏极选择晶体管串联，且漏极选择晶体管漏极区域与位线连接。

Google Patents

+1

A−，结构补强

10 KR20110060361A 2011-06-08 NAND 结构中存在漏极选择线 DSL/漏极选择晶体管，并通过选择位线对相应 cell string 预充电；属于截止日前较接近的 NAND 结构补强文献。

Google Patents

+1

B+

11 KR20090123481A 2009-12-02 明确描述 NAND 串的漏极选择晶体管及 DSL 邻接位线 BL，对于漏极侧选择结构具有补强作用。

Google Patents

+1

B+

其中，**前6篇已经足以证明 E 并非偶然的一次公开，而是截止日前 NAND 存储结构中的成熟常规拓扑。**尤其是 KR20100028019A、KR20060066396A、KR20090002483A 和 KR20100089512A，均无需依赖多篇组合即可建立完整的结构对应。

Google Patents

+3

Google Patents

+3

Google Patents

+3

二、技术特征 E 逐项比对

技术特征 E 的子要素 CN103782344B KR20100028019A KR20060066396A KR20090002483A KR20100089512A KR100811278B1 KR20110037935A

E1：存在电荷存储装置串 电荷存储装置118串110 NAND串中的每个存储晶体管具有电荷存储元件20 NAND串由多个串联单元组成，每个单元的浮栅存储电荷 cell string 中多个浮栅存储晶体管串联 多个浮栅存储单元串联构成 string 多个浮栅存储单元晶体管串联 NAND串包括多个浮栅storage elements

E2：存在漏极选择装置 drain select device 126 drain select transistor S2 drain select transistor DSL drain select transistor 110/311 drain select transistor DST string select transistor 110，控制线为DSL select gate120，控制线为SGD / drain select gate

E3：漏极选择装置位于电荷存储串的漏极侧 位于串顶部 S2 控制 NAND 串漏极端 DSL 与串联单元直接串接 DST 源极连接第一存储晶体管 存储单元串位于 DST 与 SST 之间 明确位于 bit line 与存储单元之间 SGD 选择晶体管位于存储串位线侧

E4：漏极选择装置另一侧连接数据线 data line 130 bit line bit line bit line BL bit line BL bit line BL bit line 126/321等

E5：形成“电荷存储串—漏极选择装置—数据线”关系 明确 明确 明确 明确 明确 明确 明确

综合覆盖程度 — 100%/A+ 100%/A+ 100%/A+ 100%/A+ 约98%/A+ 100%/A+

上述判断分别有以下最关键原文基础：KR20100028019A 同一段同时出现 NAND 串、charge storage element、drain select transistor 和 bit line；KR20060066396A 同时给出“浮栅存储电荷”以及“bit line—DSL—串联单元”的拓扑；KR20090002483A 则直接给出 DST 漏极连位线、源极连第一浮栅存储晶体管；KR20100089512A 明确把一串浮栅存储单元布置在 DST 与 SST 之间，并把 DST 漏极连接至 BL。

Google Patents

+3

Google Patents

+3

Google Patents

+3

三、最优对比文件排序

对于单独证明技术特征 E 已被公开，我建议证据使用顺序为：

KR20100028019A——首选

这是目前韩文检索中最干净的一篇。它没有仅仅使用“memory cell”这种可能需要进一步解释的表述，而是明确说每一串联存储晶体管具有存储预定电荷量的“전하 저장 소자 / charge storage element”，随后同一段又明确说明漏极选择晶体管 S2 将 NAND 串漏极端耦合到 bit line。与目标的“charge storage device string—drain select device—data line”具有非常强的一一对应。

Google Patents

KR20060066396A——第二首选

该文件的优势在于结构表述极清楚：“bit line → drain select transistor DSL → series unit cells”，同时前文明确说明各 memory cell 的 floating gate 用于存储电荷。因此几乎不存在需要通过隐含公开来补足的环节。

Google Patents

+1

KR20090002483A——第三首选

其结构关系尤其直接：DST 的漏极连接 bit line，源极连接第一个 floating-gate cell transistor。若争议焦点是“coupled between”究竟是否真正要求漏极选择器件物理/电气上处于二者之间，这篇文件的抗辩能力很强。

Google Patents

KR20100089512A——第四首选

明确公开“浮栅存储单元串联于 DST 和 SST 之间”以及“DST drain connected to BL”，也是非常完整的单篇证据。

Google Patents

KR100811278B1 也非常值得保留，因为它甚至直接使用了“位线与存储单元晶体管之间设置 string select transistor”的空间/电气位置描述，而且该 transistor 的线明确称为 DSL。唯一极小的文字差异是器件称为“string select transistor”而非直接叫“drain select transistor”。

Google Patents

四、“bit line”是否能够对应目标专利的“data line”

这是 E 唯一值得提前防范的文字争议。

我认为对应关系非常强。目标专利没有赋予“data line”一种区别于普通 NAND bit line 的特殊结构；相反，其说明书明确说明 data lines 232/233 用于感测电荷存储装置的状态，并在 SGD 与存储装置串的漏极侧连接。

Google Patents

而韩国现有技术中的 bit line 同样承担存储单元编程、预充电、读出和状态感测功能。例如 KR20090002483A 通过选定位线预充电并检测位线电压变化来判断存储单元状态；KR20060066396A 甚至直接将 bit line 描述为信息传输手段。

Google Patents

+1

因此，在 E 的语境下：

目标专利 data line ≈ NAND 现有技术 bit line

属于非常有力的功能及结构对应，而不是牵强的事后解释。

五、客观概率评估

对于问题严格限定为：

“技术特征 E 在 2011-08-15 前是否已经被韩文专利文献成功公开？”

我的评估为：

成功公开概率：约 98%（极高）

这不是统计学概率，而是基于专利无效检索中“明确程度、单篇完整性、术语对应程度、公开日期及潜在抗辩空间”给出的经验性置信度。

主要原因是：

不只一篇，而是至少6篇强文献能够在单篇内基本完整形成 E 的结构；

KR20100028019A 直接使用“charge storage element”，消除了“普通 memory cell 是否属于电荷存储装置”的主要术语争议；

Google Patents

KR20060066396A、KR20090002483A、KR20100089512A 又分别从不同表述方式明确给出“bit line—drain select transistor—series memory cells”的关系；

Google Patents

+2

Google Patents

+2

所有上述核心文献的公开时间均明显早于 2011-08-15。

Google Patents

+3

Google Patents

+3

Google Patents

+3

剩余约 2% 的不确定性主要不是技术结构本身，而是无效程序中可能出现的极端解释，例如试图将目标专利“data line”解释得比普通 NAND bit line 更窄，或者将其他权利要求中的“三维柱结构”限制不适当地引入 E 的解释中。

最终判断

技术特征 E 不应当被视为 CN103782344B 的实质性创新点。就 E 单独而言，韩国在先专利文献已经形成非常扎实的公开证据链。

在后续正式无效比对中，我会优先采用：

KR20100028019A ＞ KR20060066396A ＞ KR20090002483A ＞ KR20100089512A

其中 KR20100028019A 最适合作为 E 的首选单篇对比文件；如果希望最大限度降低“data line/bit line”或“charge storage device/memory cell”术语争议，则以 KR20100028019A + KR20060066396A + KR20090002483A 作为相互印证的证据组最稳妥。

Google Patents

+2

Google Patents

+2

综合评级：E = A+级已公开特征；成功证明在先公开的把握约 98%。

经过多轮检索和交叉核验，我的结论比较明确：技术特征 E 本身并不是 CN103782344B 在 2011 年 8 月 15 日时的新颖技术点。日本公开专利中已经存在多篇在截止日前明确或近乎逐字公开该结构关系的文献。

目标专利对 E 的具体描述是：串110由串联耦合的电荷存储装置118构成，串顶部具有漏极选择装置126，并且“漏极选择装置126耦合于电荷存储装置118与数据线130之间”。

Google Patents

我将 E 拆分为三个必须同时满足的子特征：

E1：存在由多个电荷存储装置/存储单元构成的串；

E2：存在漏极选择装置/漏极选择晶体管；

E3：该漏极选择装置位于上述串与数据线/位线之间，即通过该漏极选择装置将串连接到数据线。

一、最重要的检索结果

1. JP2011514013A——目前检索到的最强日文对比文件

公开号：JP2011514013A

公开日：2011-04-28，明确早于 2011-08-15。申请人为 Micron Technology。

Google Patents

这篇文献的价值非常高，因为它不是单纯的传统二维 NAND，而是已经涉及单一导电柱上的存储单元串/三维结构，与 CN103782344B 的技术背景尤其接近。

文献明确说明，闪存单元利用诸如浮栅或俘获层的电荷存储节点存储数据。

Google Patents

更关键的是，其实施例明确形成：

漏极选择晶体管280；

单独的数据线，例如位线290；

源极选择晶体管216与漏极选择晶体管280之间的连续连接存储单元串。

Google Patents

而且原文进一步明确：

各漏极选择晶体管280将导电柱上端以及相应的连续连接存储单元串选择性连接到位线290。

Google Patents

权利要求层面甚至直接使用“数据线”表述：第二选择晶体管280将第一、第二连续连接的存储单元串选择性耦合到数据线290。

Google Patents

因此，这篇文献实际上已经形成：

电荷存储单元串 → 漏极选择晶体管280 → 数据线/位线290

与技术特征 E 的结构关系几乎是一一对应。

评价：S+，最优。

2. JP2009515289A——单篇即可非常完整地覆盖 E

公开号：JP2009515289A

公开日：2009-04-09。

Google Patents

该文献的图5B描述非常直接：

NAND 串50a由多个存储晶体管M1～Mn串接形成；一对选择晶体管S1、S2控制 NAND 串的源端和漏端；其中漏极选择晶体管S2导通时，NAND串的漏极端连接到存储器阵列的位线。并且，每个存储晶体管均具有用于积累电荷、表示存储状态的电荷存储元件。

Google Patents

也就是说，该文献直接公开：

多个具有电荷存储元件的存储晶体管串 → 漏极选择晶体管S2 → 位线

这也是对 E 的完整公开。

评价：S+。

3. JP2006509327A——术语与 E 极其接近

公开号：JP2006509327A

公开日：2006-03-16。

Google Patents

其图3直接说明：

多个存储晶体管311串联在漏极选择装置315与源极选择装置319之间；

这样的存储单元列又称为 NAND chain/string；

存储装置可以是浮栅 Flash、EEPROM、EPROM，也可以是 NROM、SONOS 等；

图4进一步说明，每列的多个存储单元位于漏极选择装置和源极选择装置之间，而漏极选择装置连接至漏极线DL或位线BL。

Google Patents

这里甚至直接使用了“ドレイン選択装置／drain select device”这一概念，而不仅仅是普通“selection transistor”。

因此：

电荷存储装置串 → drain select device → bit line

已经非常明确。

评价：S+。

二、其他高价值日文专利

日文专利 公开日 E1：电荷存储装置串 E2：漏极选择装置 E3：位于串与数据线/位线之间 贡献等级

JP2011514013A 2011-04-28 明确：连续连接的存储单元串＋电荷存储节点 明确：drain select transistor 280 明确：将串选择性耦合至数据线/位线290 S+

Google Patents

+2

Google Patents

+2

JP2009515289A 2009-04-09 明确：NAND串中的各单元具有电荷存储元件 明确：漏极选择晶体管S2 明确：S2导通使NAND串漏端连接位线 S+

Google Patents

+1

JP2006509327A 2006-03-16 明确：NAND string；存储器可为浮栅/SONOS等 明确：drain select device 明确连接DL/BL S+

Google Patents

+1

JP2009070461A 2009-04-02 明确：电荷蓄积层＋多个MT串联 ST1位于最靠漏极端，栅接SGD ST1漏极连接位线BL S

Google Patents

+1

JP2008187051A 2008-08-14 明确：浮栅用于电荷存储，多个单元组成NAND串 明确为位线侧选择晶体管 选择晶体管位于NAND串与位线之间 S

Google Patents

+2

Google Patents

+2

JP2008047219A 2008-02-28 多个可重写存储单元构成memory cell unit；浮栅结构 明确：drain-side select gate transistor 明确“将memory cell unit连接至bit line” S

Google Patents

+2

Google Patents

+2

JP2005276407A 2005-10-06 明确：多个多值NAND单元串联形成cell string 明确：drain selection transistor 20 明确“connected between drain terminal of cell string and bit line BL” S

Google Patents

+1

JP2005327434A 2005-11-24 多个NAND Flash单元构成cell string 明确：drain select transistor 明确：bit lines连接各drain select transistor A+

Google Patents

+1

JPH02235295A 1990-09-18 明确：多个浮栅FAMOS存储单元构成NAND cell 位线侧selection MOS 选择MOS位于串端与bit line之间 A+

Google Patents

+1

三、其中哪几篇最适合实际无效使用

如果目的不是单纯证明“NAND 中通常存在漏极选择晶体管”，而是尽可能严密地针对 CN103782344B 的 E，我建议优先级为：

第一优先：JP2011514013A。

它的优势最大，因为同时具备三维/导电柱存储单元串、charge storage node、drain select transistor、data line/bit line。尤其“第二选择晶体管将连续连接的存储单元串选择性耦合到数据线290”的表述，与目标特征“漏极选择装置耦合于电荷存储装置串与数据线之间”几乎只存在翻译表达差异。

Google Patents

+1

第二优先：JP2009515289A。

它直接说明每个 NAND 串存储晶体管具有电荷存储元件，并明确漏极选择晶体管S2使 NAND 串漏端与位线连接，证据链十分完整。

Google Patents

第三优先：JP2006509327A。

它在术语层面特别强：直接使用“drain select device”“NAND string”“bit line”，并明确存储装置可以是浮栅或SONOS等电荷存储装置。

Google Patents

JP2009070461A、JP2008047219A、JP2008187051A、JP2005276407A则非常适合作为交叉印证/常规技术证据，证明“电荷存储 NAND 串的漏极端通过漏极侧选择晶体管连接位线”在截止日前已经属于非常成熟的结构。

四、与目标技术特征 E 的最强单篇比对

CN103782344B 技术特征 E JP2011514013A 结论

电荷存储装置 明确公开 charge storage node，包括浮栅或俘获层 明确公开

Google Patents

多个电荷存储装置构成“串” 明确公开连续连接的 memory cell strings 明确公开

Google Patents

漏极选择装置 明确公开 drain select transistor 280 明确公开

Google Patents

数据线 明确称 individual data lines，例如 bit line 290 明确公开

Google Patents

漏极选择装置耦合在串与数据线之间 drain select transistor 280 将连续连接的memory-cell string选择性耦合至bit line/data line 290 几乎逐字公开

Google Patents

+1

公开时间≤2011-08-15 2011-04-28 满足日期限制

Google Patents

五、客观概率评估

仅针对你本次指定的技术特征 E，而不是对整个权利要求1作结论，我认为：

“E 已被截止日前日本专利单篇明确公开”的概率：约 98%～99%。

其中，单独以 JP2011514013A 对 E 作直接公开认定，我会给出约 98% 的技术比对把握；如果同时考虑 JP2009515289A、JP2006509327A、JP2009070461A 等多篇交叉印证，则“E 在 2011-08-15 前属于已经公开的 NAND 常规结构”的证明强度接近 99%+。

剩余的约1%～2%不确定性主要不是技术事实问题，而是权利要求解释问题。例如权利人可能试图将“电荷存储装置串”限制为目标专利特定的立体柱式结构。但这种抗辩对 JP2011514013A 尤其困难，因为该文献本身已经是导电柱上的存储单元串，并同时公开了电荷存储节点、漏极选择晶体管以及数据线/位线关系。

Google Patents

+2

Google Patents

+2

因此，本轮日文检索的核心结论是：特征 E 可以视为已经找到非常强的直接公开证据，继续把大量检索资源集中在 E 上的边际收益已经很低。最值得纳入正式无效证据分析的日文文献是 JP2011514013A + JP2009515289A + JP2006509327A，其中 JP2011514013A 应放在首位。

需要注意，这一结论只说明 E 本身的现有技术公开强度极高；能否据此成功无效整个权利要求1，仍取决于同一对比文件是否覆盖其他必要特征，或者多个对比文件之间是否存在充分的结合启示。

经多轮交叉检索，我把“drain select device / drain-side select gate / drain select transistor / select device + bit line/data line/global bit line”以及二维 NAND、vertical NAND、pillar NAND、NROM/SONOS 等表述分别进行了回溯。结论很明确：技术特征 E 在 2011-08-15 之前已经被多篇英文专利文献直接、明确公开，而且其中存在与 CN103782344B 的柱状/垂直 NAND 架构高度接近的文献。

CN103782344B 中该特征实际对应权利要求2：“a drain select device coupled between the string of charge storage devices and a data line”；说明书也明确描述漏极选择装置126位于电荷存储装置118与数据线130之间。

Google Patents

+1

一、结论先行

我认为，仅针对技术特征 E 本身，被现有技术成功公开的概率约为 98%–99%。

其中最值得用于无效的英文文献是：

首选：US20090230454A1。它不仅是截止日前公开，而且同时出现了“charge storage nodes / serially-coupled string / conductive pillar / drain select transistor / data line”这些与目标专利极为接近的概念。其说明书明确称 drain select transistor 280 将串联存储单元串选择性耦合至 bit line 290；权利要求15进一步直接写明“drain select transistor”选择性地将 data line 与导电柱第一端连接。

Google Patents

+1

该文献公开日为 2009-09-17，明显早于2011-08-15。

Google Patents

尤其值得注意的是，CN103782344B 的 Google Patents 页面本身也把 US20090230454A1 列入其引用文献，同时还列出了 US20060261404A1。这个事实本身不等同于已经认定缺乏新颖性，但说明两篇文件与目标技术方案具有很强的技术相关性。

Google Patents

二、重点英文对比文件及特征比对

排名 对比文件 公开日 对“电荷存储装置串”的公开 对“漏极选择装置”的公开 对“位于串与数据线之间”的公开 E匹配度

D1 US20090230454A1 – Memory array with a pair of memory-cell strings to a single conductive pillar 2009-09-17 明确公开 serially-coupled string，并在权利要求中公开 plurality of charge storage nodes 明确为 drain select transistor 280 明确称 drain select transistor 将串耦合至 bit line 290；权15直接写成将 data line 选择性耦合至导电柱第一端 ★★★★★ 99%

Google Patents

+2

Google Patents

+2

D2 US20080112226A1 – Non-volatile memory with boost structures 2008-05-15 NAND string含多个 storage elements；存储单元为浮栅非易失存储单元 明确为 drain-side select gate 明确写明 NAND string 一端通过 drain select gate 连接 corresponding bit line；还写明相应 bit lines 521/541/561 通过 select transistors 连接 ★★★★★ 98–99%

Google Patents

+2

Google Patents

+2

D3 US20050090085A1 – NAND memory arrays 2005-04-28 明确为 series string of floating-gate memory cells 明确为 drain select gate 权利要求明确：drain select gate 的 drain 接 bit line，source 接串中最后一个 floating-gate memory cell ★★★★★ 98–99%

Google Patents

+1

D4 US20050259468A1 – Select lines for NAND memory devices 2005-11-24 NAND string 206由 floating-gate transistors 208 构成 明确为 drain select gate 212/FET drain 接 local bit line 204，source 接 NAND string 最后一个 floating-gate transistor 208N；拓扑关系完全清楚 ★★★★★ 98–99%

Google Patents

+1

D5 US20070165459A1 – Flash memory array using adjacent bit line as source 2007-07-19 series string 104/105 为 floating gate memory cells 明确为 drain select gate 112/113 明确称每个 series string 由 drain select gate 耦合至 individual bit line BL1-BLN ★★★★★ 98%

Google Patents

+1

D6 US20060261404A1 – Vertical NROM NAND flash memory array 2006-11-23 vertical NROM NAND memory cell string；NROM单元具有 trapping layer，属于电荷存储型单元 权利要求明确 first/second select transistor 权4/9等明确首、末存储单元经 select transistor 接 bitline/source line；说明书称串端 select gate 将 NAND string 接至 bit line contact ★★★★★ 97–98%，且结构背景高度接近目标专利

Google Patents

+2

Google Patents

+2

D7 US20050133851A1 – Vertical NAND flash memory array 2005-06-23 明确为 vertical NAND floating gate memory string 串两端明确设置 select gates 明确称一端 select gate 将 NAND floating-gate string 耦合至 bit line contact 112/212 ★★★★☆ 96–97%

Google Patents

+1

D8 US20050128807A1 – NAND memory array incorporating multiple series selection devices 2005-06-16 明确 NAND string，且权利要求明确 memory cell transistor 具有 charge storage dielectric 明确 one or more series select devices / block select device 明确第一组选择器件将 NAND string 一端耦合至 global bit line ★★★★☆ 95–97%

Google Patents

+2

Google Patents

+2

三、为什么 US20090230454A1 是最强文件

这篇文献与技术特征 E 的对应关系可以直接拆成四步：

技术特征 E 的子特征 US20090230454A1

电荷存储装置 权利要求1明确为 plurality of charge storage nodes

形成串 这些存储单元形成 serially-coupled string of memory cells

漏极选择装置 明确存在 drain select transistor 280

耦合于串与数据线之间 说明书称 drain select transistor 将串耦合至 bit line 290；权利要求15进一步直接使用 data line，并由 drain select transistor 选择性耦合该 data line 与柱端

上述内容不是通过复杂推理拼接出来的，而是在同一文献、同一结构中连续公开。

Google Patents

+1

而且它还使用 conductive pillar。这非常重要，因为CN103782344B的基础结构就是与半导体柱相关联的电荷存储装置串；因此如果专利权人试图以“普通二维NAND中的 drain select gate 与本专利柱状结构不同”为由进行区分，D1明显比普通二维 NAND 文献更难回避。目标专利自身也将US20090230454A1列为引用文献。

Google Patents

+1

四、US20060261404A1也非常值得保留

如果希望选择一篇更早、并且同样具有“vertical + pillar + charge-storage NAND + select transistor + bitline”背景的文件，我认为 US20060261404A1 应当重点保留。

其权利要求1公开 vertical NROM NAND memory cell string；权利要求2进一步限定 raised areas 为 pillars；权利要求3限定 bitline；权利要求4则明确第一、最后NROM memory cells分别通过第一和第二 select transistor 接到 bitline/source line。

Google Patents

说明书进一步明确：NROM 单元具有 trapping layer，并由多个单元组成 NAND string；位于串端的 select gates 将该串选择性耦合到 bit line contact 和 source line contact。

Google Patents

因此，虽然它没有像D1那样逐字使用“drain select transistor + data line”，但从串的位置关系看，位于 bitline 一端的那个 select transistor 实质上就是漏极侧选择器件。对E而言几乎不存在实质性技术差异。

五、二维 NAND 文献同样形成非常强的冗余证据链

例如US20050259468A1没有停留在“某个 select gate 可能连接 bit line”的抽象层面，而是明确规定：

NAND string → 最后一个 floating-gate transistor → drain select gate 212 → local bit line 204。

Google Patents

US20050090085A1甚至在权利要求中明确规定 drain select gate 的 source 接最后一个 floating-gate memory cell、drain 接 bit line。

Google Patents

US20080112226A1则采用几乎和技术特征E一样的功能性描述：NAND string 的一个端子通过 drain select gate 连接相应 bit line。

Google Patents

因此，即使不使用三维/垂直结构文献，“电荷存储NAND串—漏极选择器件—数据/位线”这一拓扑关系，在2005年前后就已经是明确公开的结构。

六、客观概率评估

我会将不同层次的结论区分如下：

判断事项 概率评估 原因

“bit line”能够对应技术特征E中的“data line” 99% D1的说明书使用bit line，而权利要求又直接使用data line描述同一类连接关系，基本消除了术语争议。

Google Patents

+1

“floating-gate / charge-trap / NROM memory cells”属于电荷存储装置 98–99% 多篇文件明确采用浮栅、电荷俘获层或charge storage dielectric；目标专利自身也明确称charge storage device可以采用charge trap或floating gate。

Google Patents

+1

现有技术公开“电荷存储装置串” >99% 多篇文件明确为series-connected NAND strings。

现有技术公开“漏极选择装置” >99% D1–D5均有明确drain select transistor/gate。

公开“漏极选择装置位于串与数据线之间”这一空间/电连接关系 98–99% D1–D5均是直接连接关系，不依赖复杂推断。

技术特征E整体被至少一篇截止日前英文文献直接公开 约99% D1本身已经非常接近逐字公开，另有多篇相互独立的冗余文献。

最终判断

技术特征 E 可以认为属于“高置信度已经被现有技术公开”的技术特征。

我给出的综合概率为：

成功证明技术特征 E 已于2011-08-15之前公开：98%–99%。

其中，若只选择一篇文件，我建议优先：

US20090230454A1 > US20060261404A1 > US20080112226A1 > US20050259468A1 / US20050090085A1。

其中 US20090230454A1 最有价值，因为它同时具备“charge storage nodes + serial string + pillar + drain select transistor + data line/bit line”，可以最大程度压缩专利权人的解释空间。

Google Patents

+1

不过需要把结论范围限定清楚：上述 98%–99% 是“技术特征E本身被成功公开”的评估，并不等于某一完整权利要求具有98%–99%的无效概率。完整权利要求是否能被无效，还要看其余技术特征能否由同一文件公开，或者不同文件之间是否存在充分的结合启示。就E本身而言，后续检索的边际价值已经比较低，当前证据链已经很强。

我按照“互联网档案馆直接检索 → Archive 全文/AllPriorArt 反复关键词检索 → 以公开日前专利全文交叉核验”的路径进行了多轮检索。结论比较明确：技术特征 E 在 2011 年 8 月 15 日之前已经被多件文献非常明确地公开，且并非只靠推断，而是存在“串—漏极选择晶体管—位线/数据线”的直接文字记载。

就技术特征 E 单独而言，我评估其被现有技术成功公开的概率约为 99% 以上。这里需要区分：这意味着“E 本身缺乏新颖性/至少属于非常成熟的现有结构”的证据极强，并不等同于 CN103782344B 某一完整权利要求一定能够由这些文献单篇无效。

一、检索结论

技术特征 E 是：

“其进一步包括耦合于所述电荷存储装置串与数据线之间的漏极选择装置。”

从专利解释角度可以拆为：