对比文件名称：发明授权_CN101834141B 一种不对称型源漏场效应晶体管的制备方法
目标专利名称：采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管(FET)器件
模型名称：本次调用未提供具体模型名称，为通用分析任务。
## 特征比对表格 ##
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：衬底，包括具有顶表面的本体<br>《隐含公开》 | 说明书第[0052]段：“首先准备硅衬底101…”。 图1-18均显示了衬底结构。 | 对比文件多次提及并图示了“半导体衬底”或“硅衬底101”（如[0052]段），这是制造晶体管的基础。虽然未明确描述“具有顶表面的本体”，但本领域技术人员能够毫无疑义地理解，任何半导体衬底必然包含一个本体并具有用于工艺处理的顶表面。因此，该技术特征被对比文件隐含公开。 |
| **技术特征B**：FET器件，包括：源极，设置在所述衬底中<br>《直接公开》 | 说明书第[0006]段：“所述不对称型源漏场效应晶体管包括半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区”。 第[0056]段：“在所述第一窗口区域内的半导体衬底中形成掺杂类型与衬底相反的区域706，706与衬底101形成PN结。”（源区） | 对比文件明确公开了晶体管包含“源区”（[0006]段），并且该源区是通过离子注入在半导体衬底中形成的PN结区域（[0056]段）。这直接对应于目标专利中“设置在衬底中的源极”。 |
| **技术特征C**：漏极，设置在所述衬底中<br>《直接公开》 | 说明书第[0006]段：“所述不对称型源漏场效应晶体管包括半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区”。 第[0057]段：“在第二窗口区域内…807区域与半导体衬底101形成PN结。”（漏区） | 对比文件明确公开了晶体管包含“漏区”（[0006]段），并且该漏区是通过离子注入在半导体衬底中形成的PN结区域（[0057]段）。这直接对应于目标专利中“设置在衬底中的漏极”。 |
| **技术特征D**：有源栅极，具有有源栅极宽度并且形成在所述源极与所述漏极之间<br>《直接公开》 | 说明书第[0006]段：“所述不对称型源漏场效应晶体管包括半导体衬底、**栅极结构**、分别为混合结和PN结的源区和漏区”。 图4-10等图示了位于源区（第一窗口）和漏区（第二窗口）之间的栅极结构304。 | 对比文件明确公开了晶体管包含“栅极结构”（[0006]段）。从附图（如Fig.4）可以清楚地看出，该栅极结构（304）位于源区（第一窗口）和漏区（第二窗口）之间。该栅极结构用于控制源漏之间的沟道，其必然具有一定的宽度（即“有源栅极宽度”）。因此，该技术特征被直接公开。 |
| **技术特征E**：以及隔离结构，邻近所述FET器件设置在所述衬底中，所述隔离结构包括：扩散中断，邻近所述FET器件的所述源极和所述漏极中的一个设置在所述衬底中，其中所述源极和所述漏极中的邻近所述扩散中断的一个的深度大于所述源极和所述漏极中的不邻近所述扩散中断的一个的深度<br>《未公开》 | 说明书第[0052]段：“使用浅槽隔离工艺在晶体管周围制造隔离结构102。” | 对比文件公开了使用浅槽隔离（STI）102作为隔离结构（[0052]段）。然而，该隔离结构是围绕晶体管设置的，用于将本晶体管与其他器件隔离，其作用类似于目标专利背景技术图1中的SDB隔离结构129。但目标专利权利要求E中的“扩散中断”特指邻近**一个**特定源/漏极（导致其深度更大）的隔离结构，这是为了解决因该源/漏极邻近隔离结构导致的外延生长不均匀、注入更深的问题（参见说明书[0008], [0032]段）。对比文件的STI 102并未被描述为特意邻近某一个源/漏极以导致其深度差异，其目的是一般性的器件间隔离。此外，对比文件未提及或暗示源极和漏极的深度存在差异，其不对称性在于结的构成（混合结 vs. PN结），而非注入深度。因此，该技术特征未被对比文件公开。 |
| **技术特征F**：以及伪栅极，具有伪栅极宽度并且邻近所述有源栅极形成在所述扩散中断上方，所述伪栅极宽度比所述有源栅极宽度小栅极宽度余裕。<br>《未公开》 | 说明书第[0008]段b：“形成栅极结构和源区及漏区两侧的**伪栅结构**”。 图4-10等图示了位于栅极结构304两侧的伪栅结构。 | 对比文件确实公开了“伪栅结构”（[0008]段b），且其位于有源栅极（栅极结构304）的侧旁。然而，对比文件完全没有描述或暗示该“伪栅结构”的宽度与“栅极结构”的宽度之间存在差异，更未公开“伪栅极宽度小于有源栅极宽度”这一特定的“非对称”关系。目标专利中该特征的核心在于有源栅极和伪栅极的**宽度非对称性**（W7>W6），旨在增大有源栅宽以增强沟道控制，同时减小伪栅宽以维持节距和隔离（参见[0036]-[0039]段）。对比文件的伪栅结构与栅极结构可能是在同一刻蚀步骤中形成的，宽度很可能相同。因此，该技术特征未被对比文件公开。 |
| **技术特征G**：进一步包括：源极接触件，邻近所述有源栅极设置在所述源极上方<br>《未公开》 | 说明书第[0059]段：“退火后金属层908和第一及第二窗口区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层918”。 图10显示了覆盖在源区和漏区上的导体层918。 | 对比文件公开了在源区和漏区上形成金属半导体化合物导体层918（[0059]段），该导体层可以起到欧姆接触的作用，类似于接触件。但是，目标专利权利要求G明确限定了源极接触件“邻近所述有源栅极”设置。从对比文件图10可以看出，导体层918覆盖整个源/漏区窗口，其与栅极结构304之间被侧墙515隔开，但并未特别强调或限定接触件“邻近”有源栅极的位置关系。更重要的是，该特征与后续特征H共同限定了接触件与栅极/伪栅极的特定布局，而对比文件没有公开这种布局。因此，从严格意义上，该具体的位置限定特征未被公开。 |
| **技术特征H**：以及漏极接触件，邻近所述有源栅极设置在所述漏极上方，其中与所述源极和所述漏极中的邻近所述扩散中断的一个相对应的所述源极接触件和所述漏极接触件中的一个设置在所述有源栅极与所述伪栅极之间，并且与所述有源栅极隔开第一距离并且与所述伪栅极隔开第二距离，所述第二距离与所述第一距离相差隔离余裕，其中所述隔离余裕为所述栅极宽度余裕的一半。<br>《未公开》 | （同技术特征G引用） | 该技术特征包含多个紧密关联的限定：1) 漏极接触件的位置（邻近有源栅极且在漏极上方）；2) 特定接触件（对应于邻近扩散中断的源/漏极）位于有源栅极与伪栅极之间；3) 该接触件与有源栅极和伪栅极存在特定距离（第一距离、第二距离）；4) 两距离之差（隔离余裕）为栅极宽度余裕的一半。对比文件公开了漏极上的导体接触层（918），但完全没有公开上述2)、3)、4)点所描述的**接触件相对于有源栅极和伪栅极的精确空间位置关系及距离数学关系**。这是目标专利为解决漏电流和布局问题而设计的特定布局方案的核心（参见[0037]段）。因此，该技术特征未被对比文件公开。 |
| **技术特征I**：其中所述有源栅极宽度为十五(15)纳米(nm)<br>《未公开》 | 无 | 对比文件未提及任何具体的有源栅极宽度数值。 |
| **技术特征J**：其中所述伪栅极宽度为十三(13)nm<br>《未公开》 | 无 | 对比文件未提及任何具体的伪栅极宽度数值。 |
| **技术特征K**：以及其中所述隔离余裕为一(1)nm。<br>《未公开》 | 无 | 对比文件未提及任何具体的隔离余裕数值。 |
| **技术特征L**：其中所述有源栅极宽度为十八(18)纳米(nm)<br>《未公开》 | 无 | 对比文件未提及任何具体的有源栅极宽度数值。 |
| **技术特征M**：其中所述伪栅极宽度为十四(14)nm<br>《未公开》 | 无 | 对比文件未提及任何具体的伪栅极宽度数值。 |
| **技术特征N**：以及其中所述隔离余裕为两(2)nm。<br>《未公开》 | 无 | 对比文件未提及任何具体的隔离余裕数值。 |
| **技术特征O**：其中所述栅极宽度余裕为至少两(2)纳米(nm)。<br>《未公开》 | 无 | 对比文件未提及有源栅极与伪栅极之间存在宽度差，更未公开该宽度差的具体数值范围。 |
| **技术特征P**：其中所述有源栅极宽度为十五(15)nm<br>《未公开》 | 无 | 同技术特征I。 |
| **技术特征Q**：以及其中所述伪栅极宽度为十三(13)nm。<br>《未公开》 | 无 | 同技术特征J。 |
| **技术特征R**：其中所述有源栅极宽度为十七(17)nm<br>《未公开》 | 无 | 对比文件未提及任何具体的有源栅极宽度数值。 |
| **技术特征S**：以及其中所述伪栅极宽度为十四(14)nm。<br>《未公开》 | 无 | 对比文件未提及任何具体的伪栅极宽度数值。 |
| **技术特征T**：其中所述栅极宽度余裕至少为四(4)纳米(nm)<br>《未公开》 | 无 | 对比文件未提及有源栅极与伪栅极之间存在宽度差，更未公开该宽度差的具体数值范围。 |
| **技术特征U**：以及其中所述有源栅极宽度为十八(18)nm。<br>《未公开》 | 无 | 同技术特征L。 |
| **技术特征V**：被集成到集成电路(IC)中。<br>《隐含公开》 | 说明书技术领域[0001]段：“本发明属于微电子器件技术领域，具体涉及半导体器件和相关工艺制备方法”。 | 对比文件描述的是场效应晶体管的制备方法，属于微电子器件技术领域。本领域技术人员公知，采用此类方法制备的晶体管是用于构成集成电路（IC）的基本单元。因此，可以合理推断出根据对比文件方法制备的晶体管必然被集成到IC中。该特征被隐含公开。 |
<<<B>>><<<C>>><<<D>>>
<<<a>>><<<v>>>