对比文件名称：发明申请_US20130042214A1 IIMPLEMENTING Z DIRECTIONAL MACRO PORT ASSIGNMENT
目标专利名称：说明书
模型名称：DeepSeek
作为资深专利代理师，我将严格依据目标专利说明书对权利要求技术特征的解释，并结合对比文件的整体技术方案，对每个技术特征进行公开性判断。目标专利的核心在于一种通过“折叠”现有2D IP块来创建3D IP块，并在该3D块内部跨层“复制”I/O引脚，使用“块内TSV”连接这些复制引脚，最终进行3D布图规划以优化全芯片设计的方法。对比文件则涉及为现有宏（RLM）创建三维端口形状以优化布线拥塞的技术，其核心是将初始端口放置沿Z轴（垂直方向）扩展到多层，并根据各层布线密度进行修剪，而非从2D块“折叠”创建3D块。
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**: 将具有一或多个电路组件的二维2D块折叠成具有多个层的三维3D块，其中所折叠的2D块中的所述一或多个电路组件分布在所述3D块中的所述多个层中。<br>**判断结果：未公开** | 未发现相关描述。对比文件涉及的是为现有宏（RLM）创建三维端口，并未描述将2D块“折叠”成3D块，或在此过程中将电路组件分布在多个层中。 | **论述**：目标专利的“折叠”是一个特定过程，包括层分割和重新实施布置与路由，以将原2D块内的电路组件重新分布到3D块的多个层中（参见说明书[0022], [0025]段及图2）。对比文件（例如摘要、[0030]段）处理的对象是“宏”或“随机逻辑宏(RLM)”，其本身可以是2D或3D的，但对比文件并未揭示通过“折叠”一个2D宏来创建3D宏。其技术方案起点是“a macro”（[0030]段），关注的是该宏边界上端口的Z方向扩展，而不是宏内部电路结构的垂直重组与分布。因此，本领域技术人员无法从对比文件毫无疑义地得出或合理推断出“折叠2D块以创建电路组件分布在多层中的3D块”这一技术特征。 |
| **技术特征B**: 确定跨越所述3D块中的所述多个层可用的共享空间。<br>**判断结果：未公开** | 未发现相关描述。对比文件提到了“port area”（端口区域，如图6的602），但这是宏边界上用于放置端口的位置，并非目标专利中通过“折叠”3D块后，在各层之间形成的、可用于放置复制引脚的“共享空间”。 | **论述**：目标专利中的“共享空间”特指在将2D块折叠成3D块后，该3D块的多个层中可用于放置I/O引脚的位置（参见说明书[0036]段及图7B，提及“某些共享空间”可用于放置TSV着陆垫）。对比文件中的“端口区域”（如[0036]段图6的602）是宏边界上预先存在的区域，用于进行初始端口放置。该区域并非通过“折叠”过程产生，也不是在垂直堆叠的层之间“共享”的、用于优化引脚布局的特定空间概念。两者技术问题不同，作用也不同。 |
| **技术特征C**: 将一或多个输入/输出I/O引脚位置放置在所述共享空间中。<br>**判断结果：未公开** | 对比文件描述了初始端口放置。例如，[0030]段：“An initial port placement is provided on a layer for a macro...”。图6显示了端口1-4(604)放置在端口区域A(602)中。 | **论述**：虽然对比文件公开了在宏边界上进行“端口放置”，但该“放置”发生在给定的层（初始层）上，其位置是宏边界上的“端口区域”。这与目标专利将引脚位置放置在通过“折叠”产生的3D块各层“共享空间”中，有本质区别。目标专利的“放置”是在新的3D结构形成后，基于共享空间进行的优化布局；对比文件的“放置”是对现有宏进行端口分配的初始步骤。两者技术手段和作用均不相同。 |
| **技术特征D**: 跨越所述3D块中的所述多个层复制所述一或多个I/O引脚位置。<br>**判断结果：直接公开** | 摘要：“The initial port placement is expanded to provide a three-dimensional port shape including a plurality of metal layers along a z-axis.” <br>[0030]段：“This initial port placement is then duplicated on every metal layer within a selected number of metal layers...”。 | **论述**：对比文件明确公开了将初始端口放置“扩展(expanded)”或“复制(duplicated)”到沿Z轴的多个金属层上，形成三维端口形状。这直接对应于目标专利的“跨越所述3D块中的所述多个层复制所述一或多个I/O引脚位置”。两者都是使同一个I/O信号连接点在垂直方向的多层上均存在物理接口（端口形状）。因此，该技术特征被对比文件直接公开。 |
| **技术特征E**: 及使用放置于所述3D块内部的一或多个块内硅穿孔TSV连接所复制的I/O引脚位置，其中所复制的I/O引脚位置中的一者处的第一I/O引脚耦合至同一层中的两个或更多个电路组件。<br>**判断结果：部分隐含公开 (通孔连接部分)** | [0030]段：“...and this chimney of ports or 3D port shape is connected with appropriate vias.” <br>图4、6、8等均显示了连接各层端口(412, 604)的通孔(414, V1-V8)。 | **论述**：1) **关于“使用放置于3D块内部的一或多个块内TSV连接所复制的I/O引脚位置”**：对比文件公开了用“适当的通孔(appropriate vias)”连接在多层上复制的端口，形成“端口烟囱(chimney of ports)”。虽然未明确限定为“硅穿孔(TSV)”且位于“块内”，但本领域技术人员结合上下文（三维集成电路）可以理解，这些用于垂直连接多层金属端口形状的通孔，其物理实现通常包括TSV，并且它们位于宏（即“块”）的内部以实现内部垂直互连。因此，该部分技术特征可被认为被对比文件隐含公开。<br>2) **关于“第一I/O引脚耦合至同一层中的两个或更多个电路组件”**：对比文件未描述或暗示一个端口（引脚）在同一层内耦合到多个电路组件。其图示（如图6）中的端口是独立的连接点，说明书描述聚焦于端口与外部布线（芯片顶层或宏级布线）的连接，而非端口与宏内部多个组件的连接关系。该限定未被公开。 |
| **技术特征F**: 根据与所述集成电路中的一或多个其它块相关联的层位置将所述一或多个其它块连接到所复制的I/O引脚位置中的一者。<br>**判断结果：直接公开** | 摘要：“Wire routing of each of the macro level and a chip top level is defined within the expanded three-dimensional port shape.” <br>[0028]段：“...enabling optimal port locations for each level of hierarchy based upon wiring density...” <br>图4、8、12等明确显示了芯片顶层(402, 508)和宏(404, 502, 504)在三维端口形状内的不同层（如M3, M6, M7等）上进行布线连接。 | **论述**：对比文件的核心之一就是定义宏级别和芯片顶层在扩展的三维端口形状内的布线。这意味着，其他块（例如“芯片顶层”作为一个整体块，或其他宏）可以根据各自所在的层级（即“层位置”），选择在三维端口形状的某一特定金属层上与该端口进行连接。例如，图8显示芯片顶层在M3层连接，而宏A在M7层连接。这直接对应于目标专利的“根据层位置将其他块连接到复制的I/O引脚位置中的一者”。因此，该技术特征被直接公开。 |
| **技术特征G**: 执行3D布图规划以将所述3D块及所述一或多个其它块封装成与所述集成电路相关联的全芯片设计。<br>**判断结果：隐含公开** | 整个对比文件的方法都是在进行三维集成电路的端口分配和布线优化，这本质上是3D布图规划过程的一部分。例如，[0025]段提到“用于异构分层集成电路芯片的随机逻辑宏(RLMs)”，[0044]段图12展示了包含芯片顶层和多个宏的最终布局。 | **论述**：目标专利的“执行3D布图规划以封装成全芯片设计”是最终步骤。对比文件虽然未使用“3D布图规划”这一术语，但其技术方案（为分层芯片中的宏创建三维端口并优化布线）正是3D集成电路物理设计（布图规划与布线）中的关键环节。本领域技术人员可以合理推断，在完成了如对比文件所述的三维端口创建和优化后，必然会进行将多个块（宏和芯片顶层）在三维空间中进行布局和互连，以形成全芯片设计的过程。因此，该技术特征被对比文件隐含公开。 |
| **技术特征H**: 其中确定所述一或多个I/O引脚位置包括：选择所述一或多个I/O引脚位置以跨越所述3D块中的所述多个层复制，从而最小化所述全芯片设计中的总线长及占用面积。<br>**判断结果：隐含公开** | [0027]段：“Advantages of using this technique are more efficient use of wiring congestion...” <br>[0028]段：“...enabling optimal port locations for each level of hierarchy based upon wiring density...” <br>图3的流程包括基于布线密度定义布线和修剪端口形状（步骤304, 306, 308），图7、10、11展示了用于决策的布线利用率（密度）数据。 | **论述**：目标专利选择复制引脚位置以“最小化总线长及占用面积”。对比文件虽未明确使用该表述，但其技术方案的核心目的就是“更有效地利用布线拥塞”（[0027]段），并通过分析各金属层的“布线密度”来确定最优的端口位置和最终端口形状应包含哪些层（[0028]段，图3）。优化布线拥塞直接关联于减少线长和更紧凑的布局（从而影响占用面积）。因此，本领域技术人员可以合理推断，对比文件中基于布线密度选择在哪些层保留端口（即“选择...引脚位置以跨越...层复制”）的隐含目的，包含了优化全芯片线长和布局效率（占用面积）的考虑。该特征被隐含公开。 |
| **技术特征I**: 其中所述一或多个块内TSV提供所复制的I/O引脚位置之间的垂直连接。<br>**判断结果：直接公开** | [0030]段：“...this chimney of ports or 3D port shape is connected with appropriate vias.” <br>图4、6、8等明确显示了通孔(414, V3-V6)垂直连接各金属层的端口(412)。 | **论述**：对比文件明确公开了使用通孔(vias)连接在多层上复制的端口，形成垂直的“端口烟囱”。这直接对应于“提供所复制的I/O引脚位置之间的垂直连接”。虽然未限定为“块内TSV”，但如特征E论述，本领域技术人员可理解其位于宏内部并提供垂直连接。因此，该技术特征的核心“垂直连接”被直接公开。 |
| **技术特征J**: 其中所述2D块及所述3D块包括知识产权IP块。<br>**判断结果：直接公开** | 标题及全文多处提及“random logic macros (RLMs) or macros”。例如，[0001], [0002], [0025]段。 | **论述**：在集成电路设计领域，“随机逻辑宏(RLM)”或“宏”通常就是指可重复使用的功能块，是知识产权(IP)块的一种常见形式。对比文件处理的对象即是此类宏。因此，该技术特征被直接公开。 |
| **技术特征K**: 其中将所述2D块折叠成所述3D块进一步包括：将所述2D块分割成所述多个层。<br>**判断结果：未公开** | 未发现相关描述。对比文件未涉及将宏（块）本身“分割”成多个层的过程。 | **论述**：目标专利的“分割成多个层”是“折叠”过程的关键步骤（参见说明书[0022]段）。对比文件中的宏（无论是2D还是3D）是预先存在的设计实体，其方法是在该实体的边界上进行端口的Z方向扩展，并未对宏内部的电路进行层分割。因此，该特征未被公开。 |
| **技术特征L**: 及重新实施与所述2D块中的所述一或多个电路组件相关联的布置及路由，以将所折叠的2D块中的所述一或多个电路组件分布在所述3D块中的所述多个层中并且将分布在所述3D块中的所述多个层中的所述一或多个电路组件互连。<br>**判断结果：未公开** | 未发现相关描述。对比文件关注端口和外部布线，完全不涉及对宏内部电路组件的布置和路由进行重新实施、分布和互连。 | **论述**：这是目标专利“折叠”技术的核心内容之一（参见说明书[0022], [0025]段），即对原2D块内部的电路进行重新布局和布线，将其分布到多个层并用垂直互连（如TSV）连接。对比文件完全没有提及或暗示对宏内部电路逻辑和互连的重新设计。两者技术方案截然不同。因此，该特征未被公开。 |
| **技术特征M**: 根据所重新实施的布置及所重新实施的路由确定跨越所述3D块中的所述多个层可用的共享空间。<br>**判断结果：未公开** | 未发现相关描述。如特征B、L所述，对比文件既无“重新实施布置及路由”，也无由此确定的“共享空间”。 | **论述**：该特征依赖于特征L的“重新实施布置及路由”。由于对比文件未公开特征L，因此也不可能公开基于此过程来确定“共享空间”。对比文件中“端口区域”的概念与此不同。该特征未被公开。 |
| **技术特征N**: 及根据跨越所述3D块中的所述多个层可用的所述共享空间放置所复制的I/O引脚位置。<br>**判断结果：未公开** | 未发现相关描述。对比文件中端口放置是基于初始宏边界（如特征C所述），而非基于“共享空间”。 | **论述**：该特征依赖于特征B和M的“共享空间”。由于对比文件未公开“共享空间”的概念及其确定方法，因此也无法公开基于“共享空间”来放置复制引脚。该特征未被公开。 |
综上所述，根据对比文件US20130042214A1的整体技术方案，并结合目标专利说明书的解释，各技术特征的公开性判断如上表所述。
<<<D>>><<<F>>><<<I>>><<<J>>>
<<<e>>><<<g>>><<<h>>>