对比文件名称：发明专利_JP2008282108A Wiring structure of three-dimensional integrated electrical circuit and layout method therefor
目标专利名称：具有用于3D集成电路的折叠块及复制引脚的知识产权块设计
模型名称：DeepSeek
## 特征比对表格 ##
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：将具有一或多个电路组件的二维2D块折叠成具有多个层的三维3D块，其中所折叠的2D块中的所述一或多个电路组件分布在所述3D块中的所述多个层中。<br>**判断结果**：《隐含公开》 | [2] “ノードマッピング工程で配置された三次元集積電気回路をツリー分割工程で分割した二次元集積電気回路モジュール（チップ）を積層するように折り畳む（折り畳み工程：Ｓ３０）。”<br>译：“将节点映射步骤中布置的三维集成电路按照树分割步骤中分割的二维集成电路模块（芯片）进行堆叠那样折叠（折叠步骤：S30）。”<br>[2] “例えば、図３のＲｅｄ Ｔｒｅｅは図９のように、また、図４のＢｌａｃｋ Ｔｒｅｅは図１０のようにそれぞれ分割される。”<br>译：“例如，图3的Red Tree如图9那样，图4的Black Tree如图10那样分别被分割。” | 目标专利的“折叠”是将一个2D IP块（包含电路组件）分割并重新分布到3D块的多层中。对比文件公开了“折り畳み工程”（折叠步骤），其目的是将二维平面布局的整个网络拓扑（包含多个电气回路模块即“电路组件”）折叠并分割成多个芯片（层），然后堆叠成三维结构。例如，将64核的2D Fat Tree或Fat H-Tree布局（对应于一个大的功能块或系统）折叠分割成4个芯片（层），每个芯片上分布有原2D布局的一部分模块（电路组件）。虽然对比文件是从整个系统级网络拓扑出发，而目标专利聚焦于单个IP块，但“将一个二维结构通过折叠分割成多层三维结构，并将原结构中的元件分布到各层”这一核心技术手段在对比文件中已经明确公开。本领域技术人员可以理解，该技术手段同样可以应用于一个IP块的内部设计。因此，技术特征A被对比文件隐含公开。 |
| **技术特征B**：确定跨越所述3D块中的所述多个层可用的共享空间。<br>**判断结果**：《未公开》 | 无直接对应引用。 | 目标专利的“共享空间”特指在折叠后的3D IP块内部，跨越多个层都未被电路组件占用的、可用于放置复制引脚的位置。对比文件描述了在折叠分割后，在芯片中心附近设置贯穿电极（貫通ビア）用于垂直连接，例如[2]“４チップの中心付近でランク３ルータの近傍に貫通ビアを設け”。然而，这仅公开了为特定垂直互连结构（贯穿电极）预留的位置，并未公开一个更广义的、跨越多层可用的“共享空间”概念，该空间用于灵活放置可被复制的I/O引脚。对比文件没有教导需要确定这样的共享空间。因此，技术特征B未被公开。 |
| **技术特征C**：将一或多个输入/输出I/O引脚位置放置在所述共享空间中。<br>**判断结果**：《未公开》 | 无直接对应引用。 | 目标专利将I/O引脚位置放置在确定的共享空间中。对比文件未公开“共享空间”的概念（如特征B所述），因此自然也未公开将I/O引脚放置于其中的步骤。对比文件中提到的贯穿电极着陆垫位置是专门为垂直互连预留的，并非用于放置与外部其他块连接的I/O引脚。因此，技术特征C未被公开。 |
| **技术特征D**：跨越所述3D块中的所述多个层复制所述一或多个I/O引脚位置。<br>**判断结果**：《未公开》 | 无直接对应引用。 | 目标专利的核心点之一是在3D块的多层中“复制”I/O引脚位置，使同一逻辑引脚在多个物理层上都有接入点。对比文件描述的是模块（コア）和路由器（ルータ）在不同层中的分布和连接，例如一个模块可能被分配到某一层，并通过垂直连接与另一层的路由器通信（如图20所示）。然而，这并未公开“复制引脚”的概念，即没有公开在多个层上设置相同的、功能上等效的I/O引脚位置，并通过垂直连接将它们互连以提供一个统一的接入点。对比文件的连接是针对特定网络拓扑的固定布线，而非可复制的I/O引脚。因此，技术特征D未被公开。 |
| **技术特征E**：及使用放置于所述3D块内部的一或多个块内硅穿孔TSV连接所复制的I/O引脚位置，其中所复制的I/O引脚位置中的一者处的第一I/O引脚耦合至同一层中的两个或更多个电路组件。<br>**判断结果**：《未公开》 | [2] “二次元集積電気回路モジュール間の配線は複数の前記二次元集積電気回路モジュールをその二次元平面に垂直な方向に貫通する貫通ビアを通して布設され”<br>译：“所述二维集成电路模块间的布线是通过贯穿多个所述二维集成电路模块的、与其二维平面垂直方向的贯穿电极来铺设的。” | 目标专利使用块内TSV连接复制的I/O引脚位置，并且一个I/O引脚在同一层连接多个电路组件。对比文件公开了使用贯穿电极（相当于TSV）在堆叠的芯片（层）之间进行垂直连接。然而，如特征D所述，对比文件未公开“复制的I/O引脚位置”。此外，对比文件中的连接关系是遵循Fat Tree或Fat H-Tree拓扑的，一个路由器连接多个模块，但这不是“I/O引脚”连接多个“电路组件”的概念。目标专利的I/O引脚是块与外部通信的接口，而对比文件中的连接是内部网络互连。因此，技术特征E未被公开。 |
| **技术特征F**：其进一步包括：根据与所述集成电路中的一或多个其它块相关联的层位置将所述一或多个其它块连接到所复制的I/O引脚位置中的一者。<br>**判断结果**：《未公开》 | 无直接对应引用。 | 目标专利根据其他块所在的层，将其连接到3D块上对应层的复制引脚。对比文件描述了不同层的模块通过垂直和水平布线互连，构成一个完整的网络。例如，一个模块可能通过本层的路由器，再经过垂直连接，与另一层的模块通信。但这是一种系统内部所有组件之间的普遍互连，而不是目标专利所描述的、一个3D块通过其特定复制的I/O引脚选择性地与外部其他块基于层位进行连接。因此，技术特征F未被公开。 |
| **技术特征G**：其进一步包括：执行3D布图规划以将所述3D块及所述一或多个其它块封装成与所述集成电路相关联的全芯片设计。<br>**判断结果**：《隐含公开》 | [2] “三次元集積電気回路の配線構造のレイアウト方法であって、前記ファットツリートポロジを前記二次元集積電気回路モジュールに相当するチップ対応に分割するツリー分割工程（Ｓ１０）と、...折り畳み工程（Ｓ３０）と、...垂直リンク工程（Ｓ４０）とを備える。”<br>译：“是一种三维集成电路配线结构的布局方法，包括：将所述胖树拓扑分割成与所述二维集成电路模块对应的芯片的树分割步骤（S10）、...折叠步骤（S30）、...垂直链接步骤（S40）。” | 目标专利的“执行3D布图规划以封装成全芯片设计”是一个广义的步骤。对比文件全文详细描述了一种用于三维集成电路的配线结构布局方法，该方法包括树分割、节点映射、折叠和垂直链接等步骤，其最终目的就是生成一个三维集成的全芯片设计。虽然对比文件的方法更侧重于基于特定拓扑的网络布线规划，而目标专利可能涉及更通用的块级放置和布线，但“执行3D布图规划以形成全芯片设计”这一高层级概念已被对比文件的整体方法所涵盖。本领域技术人员可以理解其方法包含了3D布图规划的核心思想。因此，技术特征G被对比文件隐含公开。 |
| **技术特征H**：其中确定所述一或多个I/O引脚位置包括：选择所述一或多个I/O引脚位置以跨越所述3D块中的所述多个层复制，从而最小化所述全芯片设计中的总线长及占用面积。<br>**判断结果**：《未公开》 | [2] “配線長を低減し、モジュール間の通信遅延を低減できる。”<br>译：“能够减少布线长，降低模块间的通信延迟。” | 目标专利选择复制引脚位置的目的明确为“最小化全芯片设计中的总线长及占用面积”。对比文件整体技术方案的目的也是减少布线长和延迟（如引用所示），但其实现手段是通过将2D网络拓扑折叠成3D并使用垂直连接，而不是通过有选择地复制I/O引脚的位置来实现。对比文件未将“引脚复制”作为其技术手段，因此也未公开基于此手段的优化目的。因此，技术特征H未被公开。 |
| **技术特征I**：其中所述一或多个块内TSV提供所复制的I/O引脚位置之间的垂直连接。<br>**判断结果**：《未公开》 | [2] “前記二次元集積電気回路モジュール間の配線は複数の前記二次元集積電気回路モジュールをその二次元平面に垂直な方向に貫通する貫通ビアを通して布設され”<br>译：“所述二维集成电路模块间的布线是通过贯穿多个所述二维集成电路模块的、与其二维平面垂直方向的贯穿电极来铺设的。” | 目标专利中块内TSV的功能是连接“复制的I/O引脚位置”。对比文件公开了使用贯穿电极（TSV）提供层间（模块间）的垂直连接。然而，如之前分析，对比文件未公开“复制的I/O引脚位置”这一要素。因此，尽管垂直连接的手段（TSV）本身被公开，但将其用于连接“复制的I/O引脚位置”这一特定用途未被公开。因此，技术特征I未被公开。 |
| **技术特征J**：其中所述2D块及所述3D块包括知识产权IP块。<br>**判断结果**：《未公开》 | 无直接对应引用。 | 目标专利明确其2D/3D块是知识产权（IP）块，即可重用、具有特定功能的设计模块。对比文件描述的是由“電気回路モジュール”（电气电路模块）和“交換接続手段”（交换连接手段）构成的“二次元集積電気回路モジュール”（二维集成电路模块），这些模块堆叠形成3D IC。这些模块更倾向于描述处理器核心、存储器块等系统组件及其互连网络，并未被描述为可独立设计、重复使用的“IP块”。两者属于不同抽象层级的概念。因此，技术特征J未被公开。 |
| **技术特征K**：其中将所述2D块折叠成所述3D块进一步包括：将所述2D块分割成所述多个层。<br>**判断结果**：《直接公开》 | [2] “ファットツリートポロジを二次元集積電気回路モジュールに相当するチップ対応に分割する（ツリー分割工程：Ｓ１０）。”<br>译：“将胖树拓扑分割成与二维集成电路模块对应的芯片（树分割步骤：S10）。”<br>[2] “折り畳み工程（Ｓ３０）” 结合上下文，该步骤是将分割后的部分折叠堆叠成多层。 | 目标专利的“分割成多个层”是折叠过程的一部分。对比文件明确公开了“ツリー分割工程”（树分割步骤），将二维的拓扑结构（对应于目标专利的2D块）分割成多个部分，每个部分对应一个芯片（层）。随后的“折り畳み工程”（折叠步骤）将这些分割后的部分堆叠成多层结构。这直接对应于将2D块分割成多个层。因此，技术特征K被对比文件直接公开。 |
| **技术特征L**：及重新实施与所述2D块中的所述一或多个电路组件相关联的布置及路由，以将所折叠的2D块中的所述一或多个电路组件分布在所述3D块中的所述多个层中并且将分布在所述3D块中的所述多个层中的所述一或多个电路组件互连。<br>**判断结果**：《隐含公开》 | [2] “ノードマッピング工程（Ｓ２０）と、...折り畳み工程（Ｓ３０）と、...垂直リンク工程（Ｓ４０）”<br>译：“节点映射步骤（S20）、...折叠步骤（S30）、...垂直链接步骤（S40）”<br>[2] “ルータの再配置” （例如步骤4中的路由器重新配置）<br>译：“路由器的重新配置” | 目标专利的“重新实施布置及路由”确保组件在多层中合理分布和互连。对比文件的布局方法包含节点映射（决定模块和路由器在2D展开图中的位置）、折叠（将2D布局分配到各层）、以及垂直链接（建立层间连接）。在折叠和垂直链接过程中，为了优化布局和避免布线冲突（例如使路由器在垂直方向不重叠），需要对元件（如路由器）的位置进行调整和重新配置（“再配置”）。这隐含了在从2D到3D的转换过程中，需要根据新的多层结构重新考虑和调整元件的位置（布置）和它们之间的连接（路由），以实现组件在多层中的分布和互连。因此，技术特征L被对比文件隐含公开。 |
| **技术特征M**：其进一步包括：根据所重新实施的布置及所重新实施的路由确定跨越所述3D块中的所述多个层可用的共享空间。<br>**判断结果**：《未公开》 | 无直接对应引用。 | 如特征B所述，对比文件未公开“共享空间”的概念。虽然对比文件在重新配置布局后，会在芯片中心等位置为贯穿电极预留空间，但这是一种为特定垂直互连结构预留的固定位置，并非目标专利中所述的、根据重新布置和路由后确定的、用于灵活放置复制引脚的“共享空间”。因此，技术特征M未被公开。 |
| **技术特征N**：及根据跨越所述3D块中的所述多个层可用的所述共享空间放置所复制的I/O引脚位置。<br>**判断结果**：《未公开》 | 无直接对应引用。 | 由于对比文件未公开“共享空间”（特征B、M）和“复制的I/O引脚位置”（特征D），因此自然也未能公开根据共享空间放置复制引脚这一关联步骤。因此，技术特征N未被公开。 |
<<<K>>>
<<<a>>><<<g>>><<<l>>>