对比文件名称：发明授权_CN103003881B 半导体存储器装置、存储器卡及电子系统
目标专利名称：117自适应负位线写入辅助
模型名称：本次调用未指定特定模型名称，由专利代理师进行专业评估。
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A《直接公开》** | 译[0008] “连接到与所述至少一条单元位线连接的至少一条位线和对应于所述至少一条位线的至少一条互补位线” | 目标专利中的“位线对”即指一对互补的位线（例如真实位线135和补充位线140），用于对SRAM单元进行读写。对比文件[0008]段明确公开了半导体存储器装置包含“位线”和与之对应的“互补位线”，这构成了本领域常规的位线对结构。其在该文件中的作用同样是用于传输存储器单元的数据信号（读取或写入），与目标专利中位线对的基本作用相同。因此，该技术特征被对比文件直接公开。 |
| **技术特征B：写入辅助电路中的电容器，具有耦合到负位线升压端子的第一端子以用于将负位线升压提供到所述位线对中的放电位线**<br>**未被公开** | 译[0008] “所述至少一个读出放大器可还包含连接到所述互补位线的加载电容器。”<br>译[0081] “加载电容器24可连接到互补位线BLB……以使得互补位线BLB的电压可恢复到参考电压（例如，VCC/2）以用于操作读出放大器20A。” | 目标专利的电容器C（图1）是写入辅助电路的核心部件，其第一端子（阴极）耦合到负位线升压端子（电容器升压端子125），专门用于在写入操作期间向需要放电的位线提供负电压升压，以增强存取晶体管的驱动能力。对比文件中的加载电容器24虽然也连接到互补位线，但其在该文件整体技术方案中的作用是在**读取操作**中，用于将互补位线的电压恢复到一个正的参考电压（如VCC/2），以辅助读出放大器进行数据感测。两者所连接的线路、提供的电压极性（负升压 vs 正参考电压）以及所解决的技术问题（辅助写入 vs 辅助读取）均完全不同。因此，本领域技术人员无法从对比文件得出用于提供负位线写入升压的电容器方案，该特征未被公开。 |
| **技术特征C：第一反相器，具有耦合到所述电容器的第二端子的输出，所述反相器具有接地端子**<br>**未被公开** | 无相关内容。 | 目标专利中的第一反相器（图1中的反相器120）是写入辅助电路时序控制的一部分，其输出驱动电容器C的第二端子（阳极），并通过其接地端子的连接与断开控制电容器阳极的浮置状态。对比文件全文描述的是读出放大器的结构（包含等化、减压、升压部件等），并未涉及任何由反相器驱动电容器以产生或控制负电压的电路结构。该特征未被公开。 |
| **技术特征D：开关，耦合于所述接地端子与接地之间，所述开关被配置成响应于升压跟踪信号的确证而断开以使得所述电容器的所述第二端子浮置以终止所述放电位线的所述负位线升压**<br>**未被公开** | 无相关内容。 | 该开关（图1中的晶体管M2）是实现“自适应”负位线升压终止的关键。它响应于标志模型化写入操作完成的“升压跟踪信号”而动作，通过断开使反相器接地端子浮置，从而停止负升压。对比文件完全没有提及任何用于在写入操作中根据操作完成状态来动态控制升压电路接地的开关机制。该特征未被公开。 |
| **技术特征E：多个虚设存储器单元，并联耦合于一对虚设位线之间，所述多个虚设存储器单元被配置成电模型化对通过一对存取晶体管耦合到所述位线对的存储器单元的写入操作**<br>**未被公开** | 译[0012], [0016], [0020] “所述存储器单元阵列可还包含至少一个额外存储器单元，所述至少一个额外存储器单元设置于所述至少一条第一读出放大器控制线与所述至少一条字线彼此交叉的区域中。”<br>译[0086], [0117] 图示及描述了额外存储器单元MC‘。 | 目标专利的多个虚设存储器单元（如330）是专门用于精确“模型化”或“跟踪”实际存储器单元写入操作过程的电路。它们被设计成与实际单元具有相同的电学特性，其写入完成时刻与实际单元同步，从而产生用于控制负位线升压终止的信号。对比文件中的“额外存储器单元MC’”是设置在读出放大器控制线与字线交叉点上的物理结构，其在该文件中的作用是作为布线资源（将单元位线用作控制线）的一部分，或者是作为负载以维持结构一致性，**并非**用于主动模型化或跟踪另一个存储器单元的**写入操作**时序。两者在电路中的功能、连接方式及所起的作用有本质区别。该特征未被公开。 |
| **技术特征F：以及写入检测电路，被配置成响应于对所述多个虚设存储器单元的所述模型化写入操作的完成而确证所述升压跟踪信号。**<br>**未被公开** | 无相关内容。 | 写入检测电路（图2的200）是目标专利的另一核心，它监测虚设存储器单元的输出（Q信号），并在检测到其状态翻转（表明模型化写入完成）时产生升压跟踪信号。对比文件全篇围绕读出放大器的结构和布局，没有任何电路被描述为用于检测“写入操作完成”并据此生成控制信号的“写入检测电路”。该特征未被公开。 |
| **技术特征G：其进一步包括：字线，被配置成针对所述存取晶体管中的每一个而驱动栅极**<br>**《直接公开》** | 译[0001] “至少一条字线”<br>译[0077] “存储器单元阵列10可包含多条字线WL” | 字线是存储器领域的基础构件，用于选择一行存储器单元，驱动其存取晶体管的栅极。对比文件明确公开了存储器装置包含字线（WL），其作用与目标专利中相同。因此，该特征被直接公开。 |
| **技术特征H：一对虚设位线，被配置成电模型化一对位线**<br>**未被公开** | 译[0014], [0026] “所述存储器单元阵列可还包含至少一条互补单元位线，所述至少一条互补单元位线连接到所述至少一条互补位线且在所述第一方向上延伸，且所述至少一条互补单元位线的一个末端浮动。” | 目标专利的“虚设位线对”（DBL， DBLB）是专门用于承载虚设存储器单元并模拟真实位线对（BL， BLB）的电容负载等特性的电路走线，是写入跟踪机制的一部分。对比文件中的“互补单元位线”（BLCB）是实际存储器阵列中与“单元位线”（BLC）配对的位线，用于构成（例如）折叠位线结构以进行读取差分感测。其“末端浮动”是布线设计的结果，并非为了“电模型化”另一对位线以进行写入操作跟踪。两者目的和作用不同。该特征未被公开。 |
| **技术特征I：以及虚设字线，被配置成电模型化所述存储器字线的字线出现时间，其中所述多个虚设存储器单元包含一对虚设存取晶体管，所述存取晶体管被配置成使其栅极由所述虚设字线驱动以耦合到所述虚设存储器单元从而耦合到所述一对虚设位线。**<br>**未被公开** | 无相关内容。 | 目标专利的“虚设字线”（DWL）是关键时序建模部件，用于模拟实际字线的启用延迟，确保虚设单元的写入时序与实际单元一致。对比文件没有提及任何用于模拟或跟踪字线时序的“虚设字线”。其字线（WL）仅用于选择实际存储单元。该特征未被公开。 |
| **技术特征J：其中所述虚设存储器单元包含一对交叉耦合的反相器，且其中所述交叉耦合的反相器中的一个被配置成驱动虚设存储器单元输出信号**<br>**未被公开** | 无相关内容。 | 目标专利的虚设存储器单元（图4的330）具体公开为SRAM结构，包含交叉耦合的反相器（400, 405），并输出Q信号。对比文件中虽然提及了各种类型的存储器单元（如DRAM， 电阻存储器等），但并未具体公开任何具有“交叉耦合反相器”结构并专门用于驱动跟踪输出信号的“虚设”存储器单元。该特征未被公开。 |
| **技术特征K：并且其中写入检测信号被配置成响应于所述虚设存储器单元输出信号的二进制转变而确证所述升压跟踪信号。**<br>**未被公开** | 无相关内容。 | 如特征F所述，对比文件不存在“写入检测电路”，因此也不存在该电路响应于虚设单元输出信号二进制转变而确证升压跟踪信号的技术方案。该特征未被公开。 |
| **技术特征L：其中所述写入检测电路包含被配置成输出所述虚设存储器单元输出信号的延迟版本和补充虚设存储器单元输出信号的延迟版本的反相器的串联链。**<br>**未被公开** | 无相关内容。 | 该特征涉及写入检测电路（图2的200）内部实现延迟的具体电路结构（反相器220, 225, 230, 240等）。对比文件未公开任何写入检测电路，更未公开其内部包含此类用于产生延迟信号的反相器串联链。该特征未被公开。 |
| **技术特征M：其中所述写入检测电路包含被配置成响应于所述虚设存储器单元输出信号的确证而接通的第一反相器和被配置成响应于补充虚设存储器输出信号的确证而断开的第二反相器。**<br>**未被公开** | 无相关内容。 | 该特征描述了写入检测电路中根据Q和QB信号控制供电路径的详细晶体管级结构（图2中的P1, M3, P2, M4等）。对比文件未公开任何此类电路。该特征未被公开。 |
| **技术特征N：其中所述写入检测电路包含被配置成锁存所述升压跟踪信号的锁存器。**<br>**未被公开** | 无相关内容。 | 该特征指写入检测电路中的锁存器（图2中的反相器210, 215），用于保持升压跟踪信号的状态。对比文件未公开任何用于锁存写入跟踪信号的锁存器电路。该特征未被公开。 |
| **技术特征O：其中所述写入检测电路被配置成响应于字线复位信号的确证而将所述升压跟踪信号充电到电源电压。**<br>**未被公开** | 无相关内容。 | 该特征描述了写入检测电路的复位机制（通过图2中的晶体管P4和字线复位信号）。对比文件未公开任何此类机制或信号。该特征未被公开。 |
| **技术特征P：其中所述锁存器包含具有耦合到开关的锁存器接地端子的反相器，所述开关被配置成响应于字线复位信号的确证而将所述锁存器接地端子耦合到接地。**<br>**未被公开** | 无相关内容。 | 该特征进一步描述了锁存器内部的具体连接方式（图2中的反相器215和晶体管M6）。对比文件未公开任何此类电路结构。该特征未被公开。 |
| **技术特征Q：其中所述升压跟踪信号为低态有效信号，且其中写入检测信号被配置成在其确证期间使所述升压跟踪信号接地。**<br>**未被公开** | 无相关内容。 | 该特征定义了升压跟踪信号的有效电平及其产生方式（通过图2中的晶体管M5下拉）。对比文件未涉及任何“升压跟踪信号”。该特征未被公开。 |
| **技术特征R：其包括：在对通过一对位线存取的存储器单元的写入操作期间，将所述位线中的放电位线耦合到充电电容器的第一端子，同时所述充电电容器的第二端子耦合到接地以开始所述放电位线的负位线升压操作**<br>**未被公开** | 无相关内容。 | 这是方法权利要求中的步骤，描述了启动负位线写入辅助的过程。对比文件全文聚焦于存储器读取操作和读出放大器结构，未描述任何在写入操作期间利用电容器对接地的位线提供负电压升压的方法或操作。该特征未被公开。 |
| **技术特征S：响应于对所述存储器单元的所述写入操作的起始，确定对至少一个虚设存储器单元的写入操作何时完成**<br>**未被公开** | 无相关内容。 | 该方法步骤体现了目标专利自适应的核心思想：使用虚设单元跟踪实际写入操作。对比文件未描述任何使用虚设单元来确定或跟踪写入操作完成时刻的方法。该特征未被公开。 |
| **技术特征T：以及响应于对所述至少一个虚设存储器单元的所述写入操作完成的所述确定而使所述第二端子浮置以终止所述负位线升压操作，其中所述确定所述写入操作何时完成使用并联耦合于一对虚设位线之间的多个虚设存储器单元。**<br>**未被公开** | 无相关内容。 | 该方法步骤描述了根据虚设单元写入完成的判断来终止负升压。对比文件未公开任何与此相关的操作、电路或信号。该特征未被公开。 |
| **技术特征U：其中使所述电容器的所述第二端子浮置包括对于耦合到所述电容器的所述第二端子的反相器而使接地端子与接地分离。**<br>**未被公开** | 无相关内容。 | 该特征详细说明了终止负升压的具体电路操作（断开图1中的开关M2）。对比文件未公开任何相关电路或操作。该特征未被公开。 |
| **技术特征V：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含使用虚设字线模型化字线出现周期。**<br>**未被公开** | 无相关内容。 | 该特征进一步明确了使用虚设字线进行时序建模的方法细节。对比文件未涉及任何虚设字线。该特征未被公开。 |
| **技术特征W：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含加载所述一对虚设位线以匹配所述一对位线的电容负载。**<br>**未被公开** | 译[0035] “为了模型化在存储器阵列305中出现的位线加载，虚设位线DBL和DBLB可通过虚设负载单元335加载。” (此为目标专利说明书内容，非对比文件内容) | **注意**：此段引用错误地指向了目标专利说明书。对比文件本身并未描述为了匹配真实位线电容负载而专门加载虚设位线的技术内容。对比文件中的位线负载是实际存储器单元或出于其他布局考虑存在的结构，并非为了精确模型化写入操作而进行的针对性设计。因此，该特征在对比文件中未被公开。 |
| **技术特征X：其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包括检测来自至少一个虚设存储器单元的虚设存储器输出信号的二进制转变。**<br>**未被公开** | 无相关内容。 | 该特征明确了完成判断的具体方式是检测输出信号的跳变。对比文件未描述任何此类检测机制。该特征未被公开。 |
<<<A>>><<<G>>>