**对比文件名称**：发明专利_JP2011502441A Degenerate late passive mixer in Saw-less receiver
**目标专利名称**：131相移混频器
**模型名称**：专利创造性评估模型
### 特征比对表格 ###
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《直接公开》 | 图5示出了被动混频器（passive mixer）29，它包括两个交叉耦合的被动开关核心（cross-coupled passive switching core）48、49。每个核心包含四个FET（70-73和74-77），这些FET作为混频电路，将RF信号与局部振荡器（LO）信号进行混频以产生频率变换信号。 | 对比文件明确公开了包含多个混频电路（由FET 70-73, 74-77构成）的混频器29，这些电路被配置为接收RF和LO信号并进行混频，从而生成频率变换信号（即下变频后的信号）。这直接对应于目标专利中“多个混频电路，其被配置为生成多个频率变换信号”的技术特征。 |
| 技术特征B《未公开》 | 对比文件未描述混频器电路内部配置有表示不同线性模式的多个路径。其核心改进点是在LNA输出与混频器开关核心输入之间插入可编程的退化阻抗元件（Zdeg 50-53）以优化噪声性能，而非在混频器内部设置不同线性模式的路径。 | 目标专利的特征B限定了混频电路内部具有多个路径（如高线性模式路径），每个路径代表一种线性模式，并具体配置了第一金属氧化物半导体电阻器。对比文件中的退化阻抗元件（Zdeg）是位于混频器外部（LNA与混频器核心之间）的独立阻抗网络，用于整体噪声优化，其本身不构成混频器内部的“路径”，也不代表“高线性模式”。两者在结构、位置和所解决的技术问题上均不相同。因此，该特征未被对比文件公开。 |
| 技术特征C《未公开》 | 对比文件未描述混频器内部存在低线性模式的路径，也未提及由线性模式开关和第二金属氧化物半导体电阻器构成的路径，且未记载这些电阻器由本地振荡信号控制。 | 目标专利的特征C进一步限定了低线性模式的第二路径及其具体构成（第二MOS电阻器和第一线性模式开关），并强调这些MOS电阻器由LO控制。对比文件完全没有涉及混频器内部基于线性模式进行路径切换的结构，其退化阻抗元件（Zdeg）的功能是提供可编程阻抗值以优化噪声系数，而非作为由LO控制的、用于切换线性模式的混频器内部组件。因此，该特征未被对比文件公开。 |
| 技术特征D《直接公开》 | 图5示出了变压器抗放大器及基带滤波器（TIA）30。TIA 30接收来自被动开关核心48、49的差分输出信号（如62、63；68、69），对其进行放大和滤波，最终在输出端58、59、64、65产生差分基带输出信号（I+, I-； Q+, Q-）。 | 对比文件中的TIA 30作为接收链的一部分，其功能正是对来自多个混频电路（开关核心）的频率变换信号进行组合（具体为电流到电压的转换、放大和滤波），以生成最终的差分基带输出信号。这直接公开了目标专利中“多个组合电路，其被配置为对所述多个频率变换信号进行组合以生成差分基带输出信号”的技术特征。 |
| 技术特征E《未公开》 | 对比文件说明书第[0007]段及图3、4描述了一种用于移动通信设备（如WCDMA手机）的SAW-less接收机。全文未提及“GSM无SAW收发机”这一特定应用，也未提及“辅助混频器”这一概念。其混频器29是主接收路径的核心下变频组件。 | 目标专利的特征E将所述混频电路限定为“全球移动通信系统(GSM)无SAW收发机的辅助混频器”。对比文件虽然涉及SAW-less接收机，但未明确其应用于GSM标准，更关键的是，其混频器29是主混频器，用于完成主要的下变频功能，而目标专利的“辅助混频器”是专门用于相位失衡校正的附加混频器，两者在系统中的作用和定位不同。因此，该特征未被对比文件公开。 |
| 技术特征F《未公开》 | 对比文件未提及任何由“低线性模式信号”控制的“金属氧化物半导体开关”。 | 目标专利的特征F是对特征C中“第一线性模式开关”的进一步限定，明确其为由低线性模式信号控制的MOS开关。对比文件完全未涉及此类基于线性模式信号控制的开关结构。因此，该特征未被对比文件公开。 |
| 技术特征G《未公开》 | 对比文件未描述混频器内部存在中等线性模式的第三路径，也未提及由第三金属氧化物半导体电阻器和第二线性模式开关构成的路径。 | 目标专利的特征G限定了额外的第三路径（中等线性模式）及其构成。对比文件中的电路结构没有这种按线性模式划分的多个内部路径。因此，该特征未被对比文件公开。 |
| 技术特征H《未公开》 | 对比文件未提及任何由“中等线性模式信号”控制的“金属氧化物半导体开关”。 | 目标专利的特征H是对特征G中“第二线性模式开关”的进一步限定。对比文件未公开任何相关内容。因此，该特征未被对比文件公开。 |
| 技术特征I《直接公开》 | 图5示出了混频器29接收来自LNA 28的差分RF输入信号（V_RF+ 44, V_RF- 45）。同时，混频器接收差分本地振荡器信号，例如ILO+和ILO-（用于I路径），QLO+和QLO-（用于Q路径）。 | 对比文件明确公开了混频电路接收差分RF输入信号和差分本地振荡器信号，这直接对应于目标专利特征I的限定。FET 70-77的栅极分别连接这些差分LO信号，源极/漏极连接差分RF信号。 |
| 技术特征J《直接公开》 | 图5中，每个被动开关核心（48或49）包含四个FET（70-73或74-77）。这些FET可以被视为四个混频电路，它们分别将差分LO信号（ILO+/ILO-或QLO+/QLO-）与差分RF信号（V_RF+/V_RF-）进行混频，产生四路频率变换信号，并输出至TIA。 | 对比文件中的混频器结构实质上由多个（四个为一组）混频电路构成，这些电路共同工作，将差分LO与差分RF信号混频以生成多个频率变换信号。这公开了特征J的内容。 |
| 技术特征K《直接公开》 | 在图5所示的开关核心48中，FET 70的栅极接收正差分LO信号（ILO+），其源极/漏极连接正差分RF输入信号（V_RF+）。因此，FET 70构成了一个将正LO和正RF信号混频以生成一路频率变换信号的混频电路。 | 对比文件公开的具体电路连接关系直接对应于目标专利中“第一混频电路被配置为将所述正差分本地振荡器信号和正差分RF输入信号进行混频，以生成所述第一频率变换信号”的特征。 |
| 技术特征L《直接公开》 | 在图5所示的开关核心48中，FET 71的栅极接收负差分LO信号（ILO-），其源极/漏极连接正差分RF输入信号（V_RF+）。因此，FET 71构成了一个将负LO和正RF信号混频以生成一路频率变换信号的混频电路。 | 对比文件公开的具体电路连接关系直接对应于目标专利中“第二混频电路被配置为将所述负差分本地振荡器信号和正差分RF输入信号进行混频，以生成所述第二频率变换信号”的特征。 |
| 技术特征M《直接公开》 | 在图5所示的开关核心48中，FET 72的栅极接收负差分LO信号（ILO-），其源极/漏极连接负差分RF输入信号（V_RF-）。因此，FET 72构成了一个将负LO和负RF信号混频以生成一路频率变换信号的混频电路。 | 对比文件公开的具体电路连接关系直接对应于目标专利中“第三混频电路被配置为将所述负差分本地振荡器信号和负差分RF输入信号进行混频，以生成所述第三频率变换信号”的特征。 |
| 技术特征N《直接公开》 | 在图5所示的开关核心48中，FET 73的栅极接收正差分LO信号（ILO+），其源极/漏极连接负差分RF输入信号（V_RF-）。因此，FET 73构成了一个将正LO和负RF信号混频以生成一路频率变换信号的混频电路。 | 对比文件公开的具体电路连接关系直接对应于目标专利中“第四混频电路被配置为接收所述正差分本地振荡器信号和负差分RF输入信号，以生成所述第四频率变换信号”的特征。 |
| 技术特征O《直接公开》 | 图5中，变压器抗放大器（TIA）30包含I路径和Q路径两部分。I路径接收来自开关核心48的差分输出（62, 63），并生成正、负差分基带输出信号（I+, I-）。Q路径接收来自开关核心49的差分输出（68, 69），并生成正、负差分基带输出信号（Q+, Q-）。 | 对比文件中的TIA 30在功能上充当了组合电路，它包含两个部分（可视为第一和第二组合电路），分别处理来自不同混频核心的信号，并生成差分基带输出信号的正、负分量。这公开了特征O的内容。 |
| 技术特征P《直接公开》 | 在图5中，开关核心48的差分输出（62, 63）连接到TIA 30的I路径。其中，来自FET 70（第一混频电路）和FET 72（第三混频电路）的电流信号在TIA的输入节点被组合，经过TIA处理后，最终输出正基带信号I+（或负信号I-，取决于具体设计，但原理上是对两路信号进行组合）。 | 在双平衡混频器结构中，正输出（如I+）通常是由两个相位特定的混频晶体管输出组合而成。对比文件图5的电路连接暗示了这种组合关系。本领域技术人员根据双平衡混频器的公知常识，能够毫无疑义地得出FET 70和FET 72的输出被组合以生成一路基带输出信号（如I+）。因此，该特征被直接公开。 |
| 技术特征Q《直接公开》 | 在图5中，开关核心48的差分输出（62, 63）连接到TIA 30的I路径。其中，来自FET 71（第二混频电路）和FET 73（第四混频电路）的电流信号在TIA的输入节点被组合，经过TIA处理后，最终输出负基带信号I-（或正信号I+，原理同上）。 | 同理，根据双平衡混频器的公知结构和工作原理，本领域技术人员能够毫无疑义地得出FET 71和FET 73的输出被组合以生成另一路基带输出信号（如I-）。因此，该特征被直接公开。 |
| 技术特征R《未公开》 | 对比文件未描述混频电路内部包含“与至少一个压控可变电阻器串联的本地振荡器控制的金属氧化物半导体电阻器”这样的结构。其退化阻抗元件（Zdeg）是独立于混频晶体管的外部元件。 | 目标专利的特征R描述了一种特定的混频器内部结构，用于通过压控可变电阻器调整电流以实现线性模式控制。对比文件的退化阻抗元件（Zdeg）虽然可以是可编程的（如图10A-10G），但其是串联在信号路径中的独立阻抗，并非与作为开关的LO控制MOS电阻器在混频器内部串联以构成可调路径。两者在结构、集成度和功能上均不同。因此，该特征未被公开。 |
| 技术特征S《未公开》 | 对比文件未提及“压控可变电阻器”，也未描述其被配置成“一组可开关的电阻器”。图10A-10G展示的Zdeg实现方式包括固定电阻、并联电阻加开关等，但这不是目标专利中与LO控制MOS电阻器串联的、用于线性模式调节的压控可变电阻器结构。 | 目标专利的特征S是对特征R中压控可变电阻器具体实现方式的进一步限定。对比文件完全没有公开此技术特征。 |
<<<A>>><<<D>>><<<I>>><<<J>>><<<K>>><<<L>>><<<M>>><<<N>>><<<O>>><<<P>>><<<Q>>>