# 专利创造性评估报告
**对比文件名称**: 2010-02-10_发明公开_CN101647004A 存储器阵列错误校正设备、系统和方法
**目标专利名称**: 在跨存储器链路传送纠正数据时保护ECC位置 CN108351820B
**本次调用模型**: 深度分析模型 (DeepSeek-R1)
## 特征比对表格
| 技术特征描述与公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：在掩码写操作期间将链路纠错码ECC奇偶校验位嵌入在未使用的数据掩码位和/或掩码写数据中<br>**判断结果**：未公开 | 参见[具体实施方式]部分：“可在数据掩码输入328上将一组数据掩码提供到错误码模块340。所述组数据掩码可与在数据线304上提供的数据相关联，其中在数据线304上提供的且与所述组数据掩码相关联的数据是待写入到存储器阵列310的数据。” (段落对应原文描述数据掩码输入的一般使用) | **未被直接或隐含公开**。目标专利的特征A核心在于“嵌入链路ECC奇偶校验位”。对比文件虽然公开了在写入操作期间接收数据掩码输入（MASK0, MASK1等），并利用这些掩码在读取-修改-写入过程中修改待写入存储器的数据（参见图5及相应描述），但其ECC（错误校正码）是用于保护存储在**存储器阵列内部**的数据，以对抗例如由电荷泄漏引起的随机位错误，并用于延长刷新间隔。对比文件的ECC位是在内部生成并与数据一起存储在存储器阵列中（例如存储在ECC码扇区442），其作用并非用于保护**跨存储器链路（如数据总线）传输**的数据。对比文件没有公开或暗示生成一种专门用于保护在主机与存储器器件之间传输数据的“链路ECC奇偶校验位”，更没有公开在掩码写操作期间，将这种链路ECC奇偶校验位“嵌入”到未使用的数据掩码位或掩码写数据字节中进行传送的技术手段。两者的目的和作用不同。 |
| **技术特征B**：以及通过在所述掩码写操作期间将所述未使用的数据掩码位或所述掩码写数据标识为所述链路纠错码ECC奇偶校验位的位置<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。此特征依赖于特征A的实现，即首先需要存在“嵌入链路ECC奇偶校验位”的操作。如对特征A的论述，对比文件未公开链路ECC的概念及其嵌入操作。因此，对比文件自然不可能公开在掩码写操作期间，将未使用的数据掩码位或掩码写数据“标识”为链路ECC奇偶校验位位置这一后续步骤。对比文件中数据掩码的作用仅限于指示哪些数据字节需要被掩蔽（即用原有数据替换），不涉及标识ECC位置。 |
| **技术特征C**：，在所述掩码写操作期间保护至少所述未使用的数据掩码位或所述掩码写数据中的所述链路纠错码ECC奇偶校验位的位置对抗链路错误。<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。此特征的核心是“保护ECC位置对抗链路错误”。目标专利说明书中详细解释了这一需求的背景：在掩码写操作中，如果用于标识ECC位置的DM位发生错误，会导致错误的列被解码，从而使链路保护失效（参见说明书第[0060]段）。因此，需要采取措施（例如传送DM ECC或位置信息）来保护ECC位置信息本身。对比文件完全没有涉及“链路错误”对数据传输的影响，其ECC机制仅针对存储器阵列内部的存储错误。对比文件描述的数据掩码输入（MASK）是作为控制信号被接收和使用的，并未讨论该信号在传输过程中可能出错，更未提出需要对其进行额外保护以防止因传输错误导致操作失败。两者的技术问题和解决方案完全不同。 |
| **技术特征D**：其中，保护至少所述链路纠错码ECC奇偶校验位的位置包括：在所述掩码写操作期间传送数据掩码ECC奇偶校验位以保护至少第一经断言的数据掩码位，所述第一经断言的数据掩码位标识被嵌入在对应的掩码写数据字节中的所述链路纠错码ECC奇偶校验位。<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。这是目标专利提出的具体保护手段之一：为数据掩码（DM）位本身生成并传送ECC奇偶校验位（DM ECC），以保护其中标识了链路ECC位置的信息（如图6A，6B所示）。对比文件没有公开任何为数据掩码输入信号生成ECC保护的概念。在对比文件中，数据掩码输入是作为控制写入操作的一部分被接收和处理的，其完整性和正确性是被默认的，没有提出在命令/地址总线或其他线路上传送针对数据掩码位的纠错码。 |
| **技术特征E**：进一步包括在所述掩码写操作期间传送所述链路纠错码ECC奇偶校验位在预定突发长度的写数据内的ECC位置码。<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。这是目标专利提出的另一种（或补充）保护手段：明确传送一个“ECC位置码”（例如象限位置码），来指示链路ECC奇偶校验位在数据突发中的具体位置（如图6A，6B所示）。对比文件完全没有涉及在掩码写操作中需要动态传送ECC位置信息。在对比文件的读取-修改-写入操作中，ECC是与数据相关联并存储在固定位置（如ECC码扇区）的，其位置由地址决定，是固定的，不需要在每次操作时特别指明。 |
| **技术特征F**：进一步包括在所述掩码写操作期间在命令/地址总线上传送所述数据掩码ECC奇偶校验位以及所述链路纠错码ECC奇偶校验位的所述ECC位置码。<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。此特征限定了传送DM ECC和ECC位置码的具体路径——命令/地址总线(CA)。对比文件虽然提到了地址线302、数据线304和控制线305，但从未描述在掩码写命令期间，利用命令/地址总线来传送与数据掩码保护或ECC位置相关的附加信息。其命令/地址总线用于传输常规的地址和控制信号。 |
| **技术特征G**：其中，在所述掩码写操作期间嵌入包括：确定预定突发长度的写数据是否包括第一经断言的数据掩码位<br>**判断结果**：未公开 | 参见[具体实施方式]部分及图5时序图：“大约在时间周期(a)处，...在数据掩码输入信号510上提供与‘D0’相关联的数据掩码输入‘MASK0’。”以及关于数据组合器434根据数据掩码设置组合数据的描述。 | **未被直接或隐含公开**。对比文件确实公开了在写入操作（包括具有掩码的写入）期间接收数据掩码输入（MASK），并基于其状态（断言或未断言）来决定是使用新数据还是保留原有数据（参见数据组合器434的操作描述）。这相当于“确定写数据是否包括经断言的数据掩码位”。**然而**，这个“确定”步骤在对比文件中是作为其**内部读取-修改-写入过程**的一部分，目的是为了正确组合数据以写入存储器阵列。而在目标专利中，这个“确定”步骤是作为**嵌入链路ECC奇偶校验位**这一特定操作流程的决策点（特征G、H、I共同描述了完整的嵌入逻辑），目的是为了决定将链路ECC放在哪里（掩码数据字节还是未用的DM位）。由于对比文件缺少“嵌入链路ECC”这个根本目的和上下文，其公开的“确定数据掩码状态”的作用与目标专利中该步骤的作用不同，是为不同的后续操作服务的。因此，不能认为对比文件公开了作为“嵌入操作”子步骤的特征G。 |
| **技术特征H**：将所述链路纠错码ECC奇偶校验位嵌入在与所述第一经断言的数据掩码位相对应的第一掩码写数据字节中并嵌入在所述第一经断言的数据掩码位内<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。如前述，对比文件没有“链路ECC奇偶校验位”的概念。虽然对比文件会处理“与第一经断言的数据掩码位相对应的...掩码写数据字节”（即不被新数据覆盖的原有数据字节），但处理方式是用其替换新数据的对应部分，而不是在其中“嵌入”链路ECC。更未提及将任何ECC“嵌入在所述第一经断言的数据掩码位内”。这是一个全新的技术手段。 |
| **技术特征I**：以及否则将所述链路纠错码ECC奇偶校验位嵌入在所述未使用的数据掩码位中。<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。同样基于缺少“链路ECC”和“嵌入”操作的前提。对比文件中，在正常写操作（无非断言掩码位）时，数据掩码输入可能全部为未断言状态，但这些未使用的数据掩码引脚并未被用来承载任何ECC信息。其数据流和掩码流是独立的。 |
| **技术特征J**：其中，保护至少所述链路纠错码ECC奇偶校验位的位置包括：在所述掩码写操作期间传送指示所述链路纠错码ECC奇偶校验位在预定突发长度的写数据内的块位置的差拍位置码。<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。这是目标专利图7A和对应文字描述的另一种位置保护方案，使用“差拍位置码”来精确指示ECC在数据突发中的位置。对比文件完全没有涉及需要传送此类动态位置信息。其数据访问基于地址，ECC存储位置相对固定或由地址衍生，无需单独编码传送位置。 |
| **技术特征K**：进一步包括传送指示所述链路纠错码ECC奇偶校验位是被嵌入在所述预定突发长度的写数据的数据部分还是所述数据掩码部分中的块位置码。<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。此特征与特征J配套，进一步用“块位置码”指示ECC是嵌入在数据字节还是DM位中。这同样是目标专利特有的、用于解决其提出的ECC位置可变性问题的方案。对比文件无此需求也无此公开。 |
| **技术特征L**：进一步包括在所述掩码写操作期间在命令/地址总线上传送所述差拍位置码和所述块位置码。<br>**判断结果**：未公开 | 无对应内容。 | **未被直接或隐含公开**。此特征限定了传送差拍位置码和块位置码的具体路径。如特征F所述，对比文件未公开利用命令/地址总线传送此类附加信息。 |
| **技术特征M**：进一步包括接收用于读操作期间对读数据的捕捉的定时信息。<br>**判断结果**：未公开 | 参见[具体实施方式]部分：“在各种实施例中，时钟产生电路403接收时钟信号（例如，时钟信号307）并产生一个或一个以上额外时钟信号。”以及图5中的时钟信号502。 | **未被直接或隐含公开**。对比文件确实公开了接收时钟信号（307/502）用于同步操作，这是数字电路，特别是双倍数据率（DDR）存储器的常规操作。然而，目标专利的特征M特指“用于读操作期间对读数据的捕捉的定时信息”。在目标专利上下文（参见说明书[0052]段）中，这指的是可能包含在16个数据差拍中的、用于改善读数据捕捉的特定定时信息，或者是在命令/地址总线上提供的定时信息。这是一种可能的具体实现细节。对比文件公开的是一般性的系统时钟信号，用于控制整个存储器装置（包括读、写、内部处理）的时序，并非专门针对“读数据捕捉”优化或传送的特定“定时信息”。两者在具体程度和作用上存在差异。本领域技术人员不能从对比文件的一般性时钟信号毫无疑义地得出目标专利中特指的用于改善读捕捉的定时信息。 |
| **技术特征N**：其中，进一步包括将所述低功率存储器子系统集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、固定位置数据单元、服务器计算系统、和/或车辆控制系统中。<br>**判断结果**：隐含公开 | 参见[具体实施方式]部分：“系统300可包含耦合到DRAM 301的处理器326。在各种实施例中，系统300包含显示器350，其在一些实施例中可耦合到处理器326。”以及“系统300可包括个人数字助理330、相机102或蜂窝式电话134。” | **隐含公开**。对比文件在其系统描述（图3及对应文字）中，明确提到了包含DRAM 301和处理器326的系统300可以用于“个人数字助理（PDA）”、“蜂窝式电话”（即移动电话）、“相机”等设备中。虽然列举的设备列表与目标专利不完全相同，但“移动电话”、“计算机”（处理器326可视为计算机核心）已被明确提及。其他设备如“音乐播放器、视频播放器、娱乐单元、导航设备”等，属于与PDA、手机、相机类似的消费电子或便携式电子设备。“服务器计算系统”可视为包含处理器和存储器的计算机系统的一种。“车辆控制系统”虽然未被明确提及，但将存储器系统集成到各种电子系统中是本领域的常规应用。因此，本领域技术人员可以从对比文件公开的将存储器系统集成到移动电话、计算机等设备中，合理推断出该存储器系统同样可以集成到其他列举的电子设备或系统中。该特征属于应用领域的描述，技术性较弱。 |
<<<n>>>