返回项目页面
对比文件列表
2002-08-29_发明申请_US20020120795A1 Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface_+++A_E_b_c_f_o+++.docx
2026-02-23 17:39
2002-10-09_发明公开_CN1373428A 串行外围接口主设备,串行外围接口从设备以及串行外围接口_+++A_B_C_D_E_F_o_p+++.docx
2026-02-23 17:39
2005-07-13_发明公开_EP1553731A2 Data communication system and controller_+++A_B_C_E_P_f_k+++.docx
2026-02-23 17:39
2005-10-06_发明申请_US20050223141A1 Data flow control in a data storage system_+++O_a_e_f+++.docx
2026-02-23 17:39
2006-06-29_发明申请_US20060143348A1 System, method, and apparatus for extended serial peripheral interface_+++A_B_C_D_E_F_P+++.docx
2026-02-23 17:39
2007-01-30_发明授权_US07171542B1 Reconfigurable interface for coupling functional input_output blocks to limited number of i_o pins_+++A_B_C_f+++.docx
2026-02-23 17:39
2008-03-19_发明公开_EP1901177A2 Data processing apparatus, external storage apparatus, data processing system and data transmitting method_+++A_B_C_D_E_f+++.docx
2026-02-23 17:39
2008-12-11_发明申请_US20080307126A1 SYSTEM AND METHOD FOR SERIAL-PERIPHERAL-INTERFACE DATA TRANSMISSION_+++B_C_E_F_a+++.docx
2026-02-23 17:39
2009-03-31_发明授权_US07512725B2 Generating a data stream from cartridge controllers using a plurality of measurement cartridges_+++A_C_E_b_d_f_p+++.docx
2026-02-23 17:39
2010-07-13_发明授权_US07755412B2 Bi-directional level shifted interrupt control_+++A_H_K_P_b_e_j+++.docx
2026-02-23 17:39
2012-06-20_发明公开_CN102508812A 一种基于SPI总线的双处理器通信方法_+++A_B_C_D_E_F_o_p+++.docx
2026-02-23 17:39
2013-09-04_发明授权_CN102508812B 一种基于SPI总线的双处理器通信方法_+++A_B_C_D_E_F_P_o+++.docx
2026-02-23 17:39
2013-10-24_发明专利_JP2013219716A Communication device and electronic apparatus using the same_+++A_B_C_E_F_d_p+++.docx
2026-02-23 17:39
2014-05-20_发明授权_US08732366B2 Method to configure serial communications and device thereof_+++A_E_b_c_f+++.docx
2026-02-23 17:39
无说明书_+++A_a+++.docx
2026-02-23 17:39
2010-07-13_发明授权_US07755412B2 Bi-directional level shifted interrupt control_+++A_H_K_P_b_e_j+++.docx

对比文件名称:2010-07-13_发明授权_US07755412B2 Bi-directional level shifted interrupt control

目标专利名称:148与硬件流控制的增强型串行外围接口CN108369569B

模型名称:本次调用的模型

作为资深专利代理师,我对目标专利和对比文件进行了深度分析。目标专利涉及一种在串行外围接口(SPI)中实现硬件流控制的方案,其核心在于利用从选择线(SS)作为流控制信号,并通过主从设备驱动器阻抗的差异,使得从设备能够基于其接收缓冲器的占用情况覆盖主设备的驱动状态,从而实现低延迟的流控制。对比文件则公开了一种用于在不同电压设备间进行双向中断信号传输的单线接口电路,其同样涉及通过阻抗差异控制单线状态以实现中断信号的传递。以下将严格按照目标专利权利要求的特征划分进行比对。

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:串行外围接口总线《直接公开》[0050]段提到:“The master can then initiate a communications channel through another exemplary bus, such as I2C, SPI or the like.”(然后,主设备可以通过另一个示例性总线(例如I2C、SPI等)发起通信信道。)对比文件明确将SPI(串行外围接口)列举为可用的通信总线之一。本领域技术人员能够毫无疑义地确定,对比文件公开了串行外围接口总线作为数据传输的通道。其作用与目标专利中作为主从设备间数据传输载体的SPI总线相同。因此,该特征被**直接公开**。
**技术特征B**:主设备,所述主设备耦合至所述串行外围接口总线并且被适配成:断言从选择线上的第一电压状态以发起在所述串行外围接口总线的一个或多个数据线上的数据交换《隐含公开》[0032]段提到:“The master processor 102 initiates a transaction on the bus 109 by setting the one wire interrupt line 108 voltage to the service request voltage.”(主处理器102通过将单线中断线108电压设置为服务请求电压来发起总线109上的事务。)[0051]段提到:“The master can then initiate a communications channel through another exemplary bus, such as I2C, SPI or the like”(然后,主设备可以通过另一个示例性总线(例如I2C、SPI等)发起通信信道)。对比文件描述了主设备通过将单线中断线(其功能类似于目标专利中的从选择线,用于选择/寻址从设备)设置为服务请求电压(第一电压状态,例如高电平)来发起事务,并随后通过SPI等总线进行数据交换。虽然对比文件未明确使用“从选择线”和“数据交换发起”的表述,但其“设置中断线电压以发起后续总线事务”的技术手段,与本领域技术人员所理解的主设备通过控制线上电压状态来启动与从设备的数据通信,在作用上是相同的。因此,该特征被**隐含公开**。
**技术特征C**:在所述从选择线保持在所述第一电压状态的同时在所述串行外围接口总线的时钟线上传送时钟信号,其中所述数据交换与所述时钟信号同步《未公开》未发现相关内容。对比文件全文仅描述了中断信号的传递逻辑和时序,并未提及在中断线(类比从选择线)保持特定状态期间,在SPI总线的时钟线上传送时钟信号,也未描述数据交换与时钟信号同步。这是SPI总线操作的基本特征,但对比文件并未披露此具体操作。因此,该特征**未被公开**。
**技术特征D**:以及在所述从选择线处于第二电压状态的同时抑制在所述一个或多个数据线上传送数据《未公开》[0032]段提到:“The master processor 102 begins transmitting on the bus 109, after detecting that the one wire interrupt line 108 voltage has returned to the idle state voltage.”(主处理器102在检测到单线中断线108电压已返回空闲状态电压后开始在总线109上传输。)在对比文件中,当单线中断线处于“空闲状态电压”(例如低电平,可视为第二电压状态)时,主设备开始(而非抑制)在数据总线上传输数据。这与目标专利中当从选择线处于第二电压状态时主设备抑制数据传输的作用正好相反。因此,该特征**未被公开**。
**技术特征E**:以及从设备,所述从设备耦合至所述串行外围接口总线《隐含公开》[0026]段及图2、3示出并描述了微控制器204作为从设备。结合[0050]-[0051]段提及的SPI总线,从设备通过中断线耦合至主设备,并在中断信号后通过SPI总线进行数据交换,因此可合理推断从设备耦合至SPI总线。对比文件明确公开了从设备(如微控制器204)的存在,并且描述了在主设备发起中断后,双方通过SPI等总线进行数据通信。本领域技术人员能够合理推断,要进行这样的数据交换,从设备必然需要耦合至该串行外围接口总线。因此,该特征被**隐含公开**。
**技术特征F**:其中所述从设备具有接收缓冲器并且被适配成:在所述从选择线保持在所述第一电压状态的同时将数据接收到所述接收缓冲器中《未公开》未发现相关内容。对比文件完全未提及从设备具有“接收缓冲器”,也未描述在中断线(类比从选择线)保持第一电压状态期间,从设备将数据接收到缓冲器中的过程。其关注点在于中断信号的控制,而非具体的数据接收缓冲机制。因此,该特征**未被公开**。
**技术特征G**:以及当所述接收缓冲器的占用率达到或超过阈值占用率水平时断言所述从选择线上的所述第二电压状态《未公开》未发现相关内容。这是目标专利实现硬件流控制的核心特征之一,即从设备基于自身接收缓冲器的占用率水平来主动控制从选择线的状态。对比文件的中断信号断言完全基于设备间的中断请求和响应协议,与任何数据缓冲器的占用率无关。因此,该特征**未被公开**。
**技术特征H**:其中所述主设备包括第一驱动器电路,所述第一驱动器电路被配置成使用高阻抗输出将所述从选择线驱动至所述第一电压状态《直接公开》[0043]段提到:“the master asserts a weak resistor on the interrupt line 208”(主设备在中断线208上断言一个弱电阻)。[0045]段提到:“weak pull up from the master”(来自主设备的弱上拉)。对比文件明确描述了主设备使用“弱电阻”或“弱上拉”来驱动中断线至高电平(服务请求电压)。本领域技术人员公知,“弱”驱动即意味着相对较高的输出阻抗,以防止总线竞争。这与目标专利中主设备使用“高阻抗输出”驱动从选择线至第一电压状态的技术特征完全相同,且作用均为以较弱的力量设定线路状态。因此,该特征被**直接公开**。
**技术特征I**:以及所述从设备包括第二驱动器电路,所述第二驱动器电路被配置成使用低阻抗输出将所述从选择线驱动至所述第一电压状态《未公开》[0045]段提到:“much stronger pull down R1”(强得多的下拉电阻R1)。对比文件确实描述了从设备侧存在一个“强得多”的下拉路径(通过晶体管Q3和电阻R1),这可以视为一个低阻抗输出电路。**然而**,该电路的作用是将中断线驱动至**低电平**(即第二电压状态,如空闲状态),以响应主设备的中断或发起自身中断。目标专利的特征I要求从设备驱动器被配置为将从选择线驱动至**第一电压状态**(即主设备用于选择从设备的状态)。两者驱动目标状态的作用相反。因此,该特征**未被公开**。
**技术特征J**:其中,所述第一驱动器电路和所述第二驱动器电路的阻抗被选择成使得当所述高阻抗输出试图将所述从选择线驱动至所述第一电压状态时所述低阻抗输出被启用以将所述从选择线驱动至所述第二电压状态《隐含公开》[0043]段提到:“the master asserts a weak resistor... Thus, even though the master asserts a weak resistor, it will still overcome the large impedance...”(主设备断言一个弱电阻...因此,即使主设备断言了一个弱电阻,它仍然会克服高阻抗...)[0045]段提到:“a new voltage divider is formed between the weak pull-up in the master, and the much stronger pull down R1. When this happens, the interrupt line will be asserted low...”(在主设备的弱上拉和强得多的下拉电阻R1之间形成一个新的分压器。当这种情况发生时,中断线将被断言为低电平...)对比文件清晰地揭示了主设备“弱”(高阻抗)驱动与从设备“强得多”(低阻抗)驱动之间的阻抗关系。具体而言,当从设备的低阻抗下拉路径(通过R1)启用时,它能够克服主设备的高阻抗上拉,从而将中断线从高电平(第一电压状态)拉至低电平(第二电压状态)。这完全符合特征J所描述的阻抗选择关系和技术效果,即从设备的低阻抗驱动可以覆盖主设备的高阻抗驱动,从而改变线路状态。因此,该特征被**隐含公开**。
**技术特征K**:其中,所述主设备被适配成通过以下操作来断言所述第一电压状态:致使线驱动器将所述从选择线朝向所述第一电压状态驱动《直接公开》[0032]段:“...by setting the one wire interrupt line 108 voltage to the service request voltage.”(通过将单线中断线108电压设置为服务请求电压。)[0043]段:“the master asserts a weak resistor on the interrupt line 208, thus, pulling the line through a weak resistor up to the master's supply voltage”(主设备在中断线208上断言一个弱电阻,从而通过一个弱电阻将该线路拉到主设备的电源电压。)对比文件明确记载了主设备通过设置/断言一个弱电阻(即其驱动器电路),将中断线驱动至服务请求电压(高电平,即第一电压状态)。这与特征K中“致使线驱动器将所述从选择线朝向所述第一电压状态驱动”的描述完全一致。因此,该特征被**直接公开**。
**技术特征L**:以及当所述从选择线达到所述第一电压状态时致使所述线驱动器进入开路操作模式《未公开》未发现相关内容。对比文件描述了主设备持续通过一个“弱电阻”连接至中断线,并未提及在达到特定电压状态后,主设备的驱动器会进入“开路操作模式”(即高阻态)。目标专利的该特征是为了便于从设备后续覆盖线路状态而设计的特定操作模式。因此,该特征**未被公开**。
**技术特征M**:其中,所述主设备包括:保持器电路,所述保持器电路被配置成在所述线驱动器已进入所述开路操作模式之后维持所述从选择线的信令状态《未公开》未发现相关内容。由于对比文件未公开特征L(线驱动器进入开路操作模式),因此与之配套的、用于在驱动器高阻态后维持线路状态的“保持器电路”也必然未被公开。因此,该特征**未被公开**。
**技术特征N**:其中,所述从设备被适配成:在断言所述从选择线上的所述第二电压状态之后,当所述接收缓冲器的所述占用率落在所述阈值占用率水平之下时断言所述从选择线上的所述第一电压状态《未公开》未发现相关内容。该特征涉及流控制的释放机制,同样依赖于“接收缓冲器占用率”这一核心概念。对比文件的中断协议中,从设备释放中断线(使其返回空闲状态)是基于时间常数电路(RC放电)或软件控制,与数据缓冲器的占用情况无关。因此,该特征**未被公开**。
**技术特征O**:其中,所述从设备包括流控制决策电路,所述流控制决策电路被配置成:监视所述接收缓冲器的所述占用率《未公开》未发现相关内容。对比文件未提及任何用于监视接收缓冲器占用率的电路或逻辑。其从设备的动作基于中断请求和响应,而非基于缓冲器状态的决策。因此,该特征**未被公开**。
**技术特征P**:监视所述从选择线的电压状态《直接公开》[0044]段提到:“When the microcontroller 204 senses that this line has been grounded...”(当微控制器204感测到该线路已接地时...)。图3中Pin1 306连接至微控制器的输入引脚。对比文件明确记载了从设备(微控制器204)通过其输入引脚(Pin1)来“感测”或“监视”中断线(类比从选择线)的电压状态(例如是否被拉低)。这与特征P“监视所述从选择线的电压状态”的技术手段和作用完全相同。因此,该特征被**直接公开**。
**技术特征Q**:以及当所述从选择线的所述电压状态处于所述第一电压状态并且所述接收缓冲器的所述占用率处于等于或超过所述阈值占用率水平的水平时致使线驱动器电路断言所述从选择线上的所述第二电压状态《未公开》未发现相关内容。该特征描述了基于“从选择线状态”和“缓冲器占用率”两个条件进行逻辑“与”判断后,触发从设备驱动动作的流控制决策逻辑。对比文件完全没有涉及基于缓冲器占用率的决策,其从设备驱动中断线的条件是基于中断协议,而非此类组合条件判断。因此,该特征**未被公开**。
**技术特征R**:其中,所述流控制决策电路被配置成:在致使所述线驱动器电路断言第二电压状态之后并且在所述接收缓冲器的所述占用率落在低于所述阈值占用率水平之下的水平之后致使所述线驱动器电路使所述从选择线返回至所述第一电压状态《未公开》未发现相关内容。同特征O、N、Q,该特征同样依赖于“流控制决策电路”和“接收缓冲器占用率”这两个在对比文件中均未公开的概念。对比文件中从设备对中断线的释放控制机制与此不同。因此,该特征**未被公开**。

<<<A>>><<<b>>><<<e>>><<<H>>><<<j>>><<<K>>><<<P>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE