返回项目页面
对比文件列表
2002-08-29_发明申请_US20020120795A1 Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface_+++A_E_b_c_f_o+++.docx
2026-02-23 17:39
2002-10-09_发明公开_CN1373428A 串行外围接口主设备,串行外围接口从设备以及串行外围接口_+++A_B_C_D_E_F_o_p+++.docx
2026-02-23 17:39
2005-07-13_发明公开_EP1553731A2 Data communication system and controller_+++A_B_C_E_P_f_k+++.docx
2026-02-23 17:39
2005-10-06_发明申请_US20050223141A1 Data flow control in a data storage system_+++O_a_e_f+++.docx
2026-02-23 17:39
2006-06-29_发明申请_US20060143348A1 System, method, and apparatus for extended serial peripheral interface_+++A_B_C_D_E_F_P+++.docx
2026-02-23 17:39
2007-01-30_发明授权_US07171542B1 Reconfigurable interface for coupling functional input_output blocks to limited number of i_o pins_+++A_B_C_f+++.docx
2026-02-23 17:39
2008-03-19_发明公开_EP1901177A2 Data processing apparatus, external storage apparatus, data processing system and data transmitting method_+++A_B_C_D_E_f+++.docx
2026-02-23 17:39
2008-12-11_发明申请_US20080307126A1 SYSTEM AND METHOD FOR SERIAL-PERIPHERAL-INTERFACE DATA TRANSMISSION_+++B_C_E_F_a+++.docx
2026-02-23 17:39
2009-03-31_发明授权_US07512725B2 Generating a data stream from cartridge controllers using a plurality of measurement cartridges_+++A_C_E_b_d_f_p+++.docx
2026-02-23 17:39
2010-07-13_发明授权_US07755412B2 Bi-directional level shifted interrupt control_+++A_H_K_P_b_e_j+++.docx
2026-02-23 17:39
2012-06-20_发明公开_CN102508812A 一种基于SPI总线的双处理器通信方法_+++A_B_C_D_E_F_o_p+++.docx
2026-02-23 17:39
2013-09-04_发明授权_CN102508812B 一种基于SPI总线的双处理器通信方法_+++A_B_C_D_E_F_P_o+++.docx
2026-02-23 17:39
2013-10-24_发明专利_JP2013219716A Communication device and electronic apparatus using the same_+++A_B_C_E_F_d_p+++.docx
2026-02-23 17:39
2014-05-20_发明授权_US08732366B2 Method to configure serial communications and device thereof_+++A_E_b_c_f+++.docx
2026-02-23 17:39
无说明书_+++A_a+++.docx
2026-02-23 17:39
2013-09-04_发明授权_CN102508812B 一种基于SPI总线的双处理器通信方法_+++A_B_C_D_E_F_P_o+++.docx

对比文件名称:2013-09-04_发明授权_CN102508812B 一种基于SPI总线的双处理器通信方法

目标专利名称:与硬件流控制的增强型串行外围接口CN108369569B

本次调用模型名称:DeepSeek-R1

## 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:串行外围接口总线《直接公开》说明书[0001]段:“本发明涉及一种基于SPI总线的双处理器通信方法”;[0002]段:“SPI作为一种高速的、全双工、同步的通信总线”;[0019]段:“在SPI的四线制基础上增加一条接有上拉电阻握手信号线”。对比文件明确公开了其技术方案基于SPI(串行外围接口)总线,这是其进行通信的物理层基础。因此,本领域技术人员能毫无疑义地确定对比文件公开了“串行外围接口总线”这一技术特征。
**技术特征B**:主设备,所述主设备耦合至所述串行外围接口总线并且被适配成:断言从选择线上的第一电压状态以发起在所述串行外围接口总线的一个或多个数据线上的数据交换《直接公开》说明书[0003]段:“主机首先通过片选信号线CS选中从机”;[0042]段:“由主机发起的数据传送与普通的SPI传送并没有区别”;[0093]段:“由主机发起的数据传送与普通的SPI传送并没有区别”;图4:主机发起通信流程中,主机拉低CS信号。对比文件公开了SPI主设备(主机)通过片选信号线CS(即从选择线)选中从机以发起通信。图4流程明确显示了主机“拉低CS信号”,这对应于断言一个电压状态(例如,低电平为第一电压状态)来发起数据交换。因此,该特征被直接公开。
**技术特征C**:在所述从选择线保持在所述第一电压状态的同时在所述串行外围接口总线的时钟线上传送时钟信号,其中所述数据交换与所述时钟信号同步《直接公开》说明书[0003]段:“主机将已装入8位移位寄存器中的数据在8个时钟信号的驱动下,通过MOSI管脚送到从机的移位寄存器中”;[0042]段:“由主机发起的数据传送与普通的SPI传送并没有区别”。对比文件描述了标准的SPI通信过程:主机在选中从机(CS有效)期间,提供时钟信号,数据在时钟驱动下同步传输。这直接公开了在从选择线保持有效(第一电压状态)期间,在时钟线上传送时钟信号,且数据交换与该时钟信号同步。
**技术特征D**:以及在所述从选择线处于第二电压状态的同时抑制在所述一个或多个数据线上传送数据《直接公开》说明书[0046]段:“当接收方回应的接收缓冲区容量小于2时,则发送方应停止发送.若当前正在发送过程中,则中断当前帧,对于主机起始发送来说,即将CS信号拉高”;[0096]段:“对于主机起始发送来说,即将CS信号拉高”。对比文件公开了流量控制机制:当接收方缓冲区不足时,发送方应停止发送。具体操作包括将CS信号拉高(即从选择线变为第二电压状态,如高电平)以中断帧传输,从而抑制数据线上的数据传送。这直接公开了该特征。
**技术特征E**:以及 从设备,所述从设备耦合至所述串行外围接口总线,《直接公开》说明书[0001]段:“实现双处理器间使用SPI总线进行高速双向通信”;[0003]段:“通常有一个主设备和一个或多个从设备”。图1显示了“从机”耦合到SPI总线。对比文件明确其方案涉及主设备和从设备通过SPI总线通信,图中也明确示出了从设备。因此,“从设备耦合至所述串行外围接口总线”这一特征被直接公开。
**技术特征F**:其中所述从设备具有接收缓冲器并且被适配成:在所述从选择线保持在所述第一电压状态的同时将数据接收到所述接收缓冲器中《直接公开》说明书[0038]段:“接收方的同步反馈信息为奇数子节时,为接收处理器的缓冲区剩余容量”;[0046]段:“当接收方回应的接收缓冲区容量小于2时,则发送方应停止发送”;[0088]段:“接收方的同步反馈信息为奇数子节时,为接收处理器的缓冲区剩余容量”。对比文件多次提及接收方(从设备)具有“接收缓冲区”或“缓冲区”,并基于其剩余容量进行流量控制。根据SPI标准操作,当主设备拉低CS(从选择线保持第一电压状态)选中从设备时,从设备会接收主设备发送的数据。结合对比文件公开的具有缓冲区的从设备,本领域技术人员能直接且毫无疑义地得出从设备在所述条件下将数据接收到其接收缓冲器中。
**技术特征G**:以及当所述接收缓冲器的占用率达到或超过阈值占用率水平时断言所述从选择线上的所述第二电压状态。未直接或隐含公开相应内容。对比文件中的流量控制机制并非通过从设备驱动从选择线(CS线)来实现。对比文件的流量控制依赖于在数据帧中反馈“接收缓冲区剩余容量”给发送方,由发送方(可能是主也可能是从)在判断容量不足时,主动拉高**自己作为发送方时所控制的信号线**(主机拉高CS,从机拉高HandShaking)来停止传输。目标专利中,从设备是基于自身缓冲区占用率主动驱动**从选择线(SS)** 来断言第二电压状态(流控信号),这是一个硬件层的行为。对比文件未公开从设备可以驱动CS线,也未公开基于缓冲区占用率驱动CS线进行流控的方案。
**技术特征H**:其中所述主设备包括第一驱动器电路,所述第一驱动器电路被配置成使用高阻抗输出将所述从选择线驱动至所述第一电压状态。未直接或隐含公开相应内容。对比文件仅描述了主机“拉低”或“拉高”CS信号,并未涉及驱动该信号线所使用的驱动器电路的阻抗特性,如“高阻抗输出”。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出主设备使用了特定配置的高阻抗输出驱动器电路。
**技术特征I**:以及所述从设备包括第二驱动器电路,所述第二驱动器电路被配置成使用低阻抗输出将所述从选择线驱动至所述第一电压状态。未直接或隐含公开相应内容。对比文件未赋予从设备驱动从选择线(CS线)的能力。对比文件中从设备可以驱动的额外信号线是HandShaking信号线,且未说明其驱动器阻抗特性。因此,对比文件未公开从设备包括用于驱动从选择线的低阻抗输出驱动器电路。
**技术特征J**:其中,所述第一驱动器电路和所述第二驱动器电路的阻抗被选择成使得当所述高阻抗输出试图将所述从选择线驱动至所述第一电压状态时所述低阻抗输出被启用以将所述从选择线驱动至所述第二电压状态。未直接或隐含公开相应内容。该特征涉及主、从设备驱动器阻抗的特定配合关系,以实现从设备对从选择线状态的覆盖(驱动竞争)。对比文件既未公开主设备的高阻抗驱动器(特征H),也未公开从设备驱动从选择线的低阻抗驱动器(特征I),更未公开两者之间这种用于实现硬件流控制的特定阻抗配合关系。
**技术特征K**:其中,所述主设备被适配成通过以下操作来断言所述第一电压状态:致使线驱动器将所述从选择线朝向所述第一电压状态驱动。未直接或隐含公开相应内容。对比文件描述了主机“拉低CS信号”,这可以理解为通过线驱动器驱动。但该描述是功能性的,并未进一步揭示如目标专利所述的“致使线驱动器将所述从选择线朝向所述第一电压状态驱动”这一具体操作步骤或适配方式。作为一般性操作,本领域技术人员可以理解驱动信号线需要驱动器,但这属于公知常识,并非对比文件本身公开的具体技术手段。严格来说,对比文件未公开这一具体的“适配”操作。
**技术特征L**:以及当所述从选择线达到所述第一电压状态时致使所述线驱动器进入开路操作模式。未直接或隐含公开相应内容。对比文件完全没有提及在驱动从选择线后使驱动器进入“开路操作模式”的技术内容。这是目标专利中用于实现特定硬件流控制架构的关键步骤之一,对比文件未公开。
**技术特征M**:其中,所述主设备包括:保持器电路,所述保持器电路被配置成在所述线驱动器已进入所述开路操作模式之后维持所述从选择线的信令状态。未直接或隐含公开相应内容。对比文件在新增的HandShaking信号线上使用了“上拉电阻”(参见[0019],[0029]段),这可以看作一种保持电路。然而,该上拉电阻是用于HandShaking信号线,而非用于从选择线(CS线)。并且,该上拉电阻的作用是提供默认状态,与目标专利中在驱动器进入开路模式后“维持信令状态”的特定应用场景不同。对比文件未公开用于从选择线的、在驱动器开路后维持状态的保持器电路。
**技术特征N**:其中,所述从设备被适配成:在断言所述从选择线上的所述第二电压状态之后,当所述接收缓冲器的所述占用率落在所述阈值占用率水平之下时断言所述从选择线上的所述第一电压状态。未直接或隐含公开相应内容。如特征G所述,对比文件未公开从设备能够断言从选择线上的第二电压状态。相应地,后续基于缓冲区占用率恢复驱动第一电压状态的技术内容也未公开。
**技术特征O**:其中,所述从设备包括流控制决策电路,所述流控制决策电路被配置成:监视所述接收缓冲器的所述占用率《隐含公开》说明书[0038]、[0046]、[0088]段提及接收方需要计算和反馈“接收缓冲区剩余容量”。图9、12的从机处理流程中包含了根据接收缓冲区情况设置反馈信息的步骤。对比文件公开了从设备(接收方)需要知道自身接收缓冲区的剩余容量,以便在反馈帧中将其告知发送方。要实现这一点,从设备内部必然需要具备监视其接收缓冲器占用率(或等价地,剩余容量)的电路或逻辑,即“流控制决策电路”的一部分功能。因此,本领域技术人员能够合理推断出从设备包括用于监视接收缓冲器占用率的电路或逻辑模块。
**技术特征P**:监视所述从选择线的电压状态《直接公开》说明书[0003]段:“主机首先通过片选信号线CS选中从机”;[0044]段:“从机发起的通信由HandShaking信号向主机申请开始发送,主机在接收到HandShaking信号后,开始SPI发送”。图5、12流程:从机需要检测CS线状态和/或控制HandShaking线。在SPI主从架构中,从设备必须监视从选择线(CS线)的电压状态以知晓自己是否被选中。对比文件描述了标准SPI操作(主机通过CS选中从机),并且在从机发起通信的机制中(图5),从机需要先释放HandShaking线(类似于监视其状态),然后等待主机拉低CS线以开始通信,这同样隐含了从机对CS线状态的监视。因此,从设备监视从选择线电压状态这一特征被直接公开。
**技术特征Q**:以及 当所述从选择线的所述电压状态处于所述第一电压状态并且所述接收缓冲器的所述占用率处于等于或超过所述阈值占用率水平的水平时致使线驱动器电路断言所述从选择线上的所述第二电压状态。未直接或隐含公开相应内容。该特征是目标专利硬件流控制的核心逻辑:在从设备被选中(SS为第一电压状态)且缓冲区满时,驱动SS线改变状态。对比文件的流控逻辑完全不同:1. 流控信号不是通过驱动SS线实现;2. 流控触发是发送方根据接收到的“缓冲区剩余容量”数值(通过数据线传输)来判断并执行,而非接收方(从设备)自主根据自身缓冲区状态直接驱动信号线。因此,该特征未被公开。
**技术特征R**:其中,所述流控制决策电路被配置成:在致使所述线驱动器电路断言第二电压状态之后并且在所述接收缓冲器的所述占用率落在低于所述阈值占用率水平之下的水平之后致使所述线驱动器电路使所述从选择线返回至所述第一电压状态。未直接或隐含公开相应内容。如特征Q、N所述,对比文件未公开从设备能够驱动从选择线进行状态断言和返回,因此该依赖于此的具体控制逻辑也未被公开。

<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<P>>><<<o>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE