本次调用的模型名称：DeepSeek-V3。
**对比文件名称**：2014-05-20_发明授权_US08732366B2 Method to configure serial communications and device thereof
**目标专利名称**：148与硬件流控制的增强型串行外围接口CN108369569B
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：串行外围接口总线<br>《直接公开》 | 对比文件第[0003]段：“The SPI bus is a full-duplex four-wire, synchronous data transfer serial bus.”； 第[0023]段：“According to the specific embodiment described herein, it is presumed that serial communication protocol associated with the SP1 port is one of either the I2C protocol or the SPI protocol...” | 对比文件明确记载了SPI总线，这是其技术方案所涉及的两种串行通信协议之一。本领域技术人员能够毫无疑义地确定对比文件公开了“串行外围接口总线”。 |
| **技术特征B**：主设备，所述主设备耦合至所述串行外围接口总线并且被适配成：断言从选择线上的第一电压状态以发起在所述串行外围接口总线的一个或多个数据线上的数据交换<br>《隐含公开》 | 对比文件第[0030]段：“In the embodiment illustrated at FIG. 3, it is presumed that device 216 is an SPI master device... I/O pin SA1/SS of device 218 is connected to the SS I/O pin of devices 216, 217 via interconnect 194.”； 图3显示了SPI主设备216通过SS线选择从设备218。 | 对比文件图3所示的SPI系统必然包含一个主设备（216），该主设备通过从选择线（SS）来选择从设备以发起通信，这是SPI协议的基本操作。本领域技术人员根据SPI协议常识和对比文件图3的连接关系，能够合理推断出主设备需要通过驱动从选择线至一个有效的电压状态（如低电平有效或高电平有效）来发起数据交换。因此，该特征被隐含公开。 |
| **技术特征C**：在所述从选择线保持在所述第一电压状态的同时在所述串行外围接口总线的时钟线上传送时钟信号，其中所述数据交换与所述时钟信号同步<br>《隐含公开》 | 对比文件第[0003]段：“The SPI bus is a full-duplex four-wire, synchronous data transfer serial bus.”； 第[0030]段：“I/O pin SCL/SCLK of device 218 is connected to the SCLK I/O pin of devices 216, 217 via interconnect 191”。 | 对比文件明确指出SPI是同步总线，且图3显示了主设备216向从设备提供时钟信号（SCLK）。在SPI通信中，当主设备通过从选择线选中从设备后，时钟信号会持续提供以同步数据传输。本领域技术人员根据SPI协议的基本工作原理，能够合理推断出在从选择线保持有效（即“第一电压状态”）期间，主设备会在时钟线上传送时钟信号以实现同步数据交换。因此，该特征被隐含公开。 |
| **技术特征D**：以及在所述从选择线处于第二电压状态的同时抑制在所述一个或多个数据线上传送数据<br>《未被公开》 | 无对应内容。 | 对比文件全文未涉及利用从选择线的状态变化来控制主设备是否抑制数据传输。其从选择线仅用于在通信开始时选择从设备，并未被用作动态的、由从设备控制的流控制信号来暂停主设备的数据传输。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| **技术特征E**：以及从设备，所述从设备耦合至所述串行外围接口总线，<br>《直接公开》 | 对比文件图3及第[0030]段：“Data processors 216, 217 are illustrated as supporting serial communications via SPI ports... device 218... can implement either the SPI protocol or the I2C protocol... I/O pin SA1/SS of device 218 is connected to the SS I/O pin of devices 216, 217 via interconnect 194.” | 对比文件图3明确显示了作为从设备的设备218耦合在SPI总线上。因此，该特征被直接公开。 |
| **技术特征F**：其中所述从设备具有接收缓冲器并且被适配成：在所述从选择线保持在所述第一电压状态的同时将数据接收到所述接收缓冲器中<br>《隐含公开》 | 对比文件第[0003]段：“In slave mode, data transfers are synchronized by a shift clock from an SPI master device...”。 第[0030]段描述了SPI从设备的连接。 | 对比文件描述了SPI从设备在主机时钟同步下进行数据传输。本领域技术人员公知，串行接收数据通常需要一个接收缓冲器来暂存数据。结合SPI从设备接收数据的基本功能和对比文件公开的SPI从设备，可以合理推断出该从设备必然包含接收缓冲器，并在被选中（从选择线保持有效状态）时接收数据至该缓冲器。因此，该特征被隐含公开。 |
| **技术特征G**：以及当所述接收缓冲器的占用率达到或超过阈值占用率水平时断言所述从选择线上的所述第二电压状态<br>《未被公开》 | 无对应内容。 | 这是目标专利实现硬件流控制的核心动作：从设备基于自身接收缓冲器的状态，主动驱动从选择线改变状态（从第一电压状态变为第二电压状态）以向主设备发送流控制信号。对比文件完全没有提及从设备能够驱动从选择线，更没有提及基于接收缓冲器占用率进行此类驱动以实现流控制。因此，该特征未被公开。 |
| **技术特征H**：其中所述主设备包括第一驱动器电路，所述第一驱动器电路被配置成使用高阻抗输出将所述从选择线驱动至所述第一电压状态<br>《未被公开》 | 对比文件提到了“high-impedance state”（HI-Z），例如第[0028]段，但这是指外部连线上的稳态信号，用于协议配置检测，并非描述主设备内部驱动从选择线的驱动器具有“高阻抗输出”特性。对比文件未描述主设备驱动从选择线的驱动器的具体阻抗特性。 | 目标专利中主设备使用“高阻抗输出”驱动从选择线，是为了与从设备的“低阻抗输出”配合，实现从设备对线路状态的覆盖，这是其流控制机制的关键硬件基础。对比文件没有描述或暗示主设备驱动SS线的驱动器具有特定的“高阻抗输出”配置。因此，该特征未被公开。 |
| **技术特征I**：以及所述从设备包括第二驱动器电路，所述第二驱动器电路被配置成使用低阻抗输出将所述从选择线驱动至所述第一电压状态。<br>《未被公开》 | 无对应内容。 | 目标专利中从设备配置有能够以低阻抗驱动从选择线的驱动器，这是其能够主动拉低/拉高从选择线以发送流控制信号的硬件前提。对比文件完全没有提及从设备具备驱动从选择线的能力，其从设备的SS引脚在SPI模式下仅作为输入接收主设备的片选信号。因此，该特征未被公开。 |
| **技术特征J**：其中，所述第一驱动器电路和所述第二驱动器电路的阻抗被选择成使得当所述高阻抗输出试图将所述从选择线驱动至所述第一电压状态时所述低阻抗输出被启用以将所述从选择线驱动至所述第二电压状态。<br>《未被公开》 | 无对应内容。 | 这是目标专利流控制机制的核心硬件设计原理：通过主设备高阻抗驱动和从设备低阻抗驱动的阻抗差异，使得从设备能够“覆盖”主设备的驱动，从而改变线路状态。对比文件完全没有涉及这种为特定目的而设计的、具有不同输出阻抗的驱动器组合。因此，该特征未被公开。 |
| **技术特征K**：其中，所述主设备被适配成通过以下操作来断言所述第一电压状态：致使线驱动器将所述从选择线朝向所述第一电压状态驱动<br>《未被公开》 | 对比文件图3及上下文暗示了主设备会驱动SS线，但未具体描述其“断言”操作的具体步骤或模式。 | 目标专利详细描述了主设备断言第一电压状态的具体操作步骤。对比文件仅从功能上描述了主设备选择从设备，并未公开如此具体的驱动操作细节。因此，该特征未被公开。 |
| **技术特征L**：以及当所述从选择线达到所述第一电压状态时致使所述线驱动器进入开路操作模式。<br>《未被公开》 | 无对应内容。 | 目标专利中主设备驱动器进入“开路操作模式”是其实现高阻抗状态的一种具体方式，目的是让从设备可以接管线路控制权。对比文件完全没有提及驱动器的“开路操作模式”。因此，该特征未被公开。 |
| **技术特征M**：其中，所述主设备包括：保持器电路，所述保持器电路被配置成在所述线驱动器已进入所述开路操作模式之后维持所述从选择线的信令状态。<br>《未被公开》 | 无对应内容。 | “保持器电路”是目标专利中用于在主设备驱动器进入高阻态后维持线路电平的特定电路。对比文件完全没有提及此类电路。因此，该特征未被公开。 |
| **技术特征N**：其中，所述从设备被适配成：在断言所述从选择线上的所述第二电压状态之后，当所述接收缓冲器的所述占用率落在所述阈值占用率水平之下时断言所述从选择线上的所述第一电压状态。<br>《未被公开》 | 无对应内容。 | 这是目标专利流控制机制的恢复过程：当从设备缓冲器有空闲时，再次驱动从选择线恢复到允许通信的状态。对比文件完全没有涉及从设备基于缓冲器状态对从选择线的动态控制。因此，该特征未被公开。 |
| **技术特征O**：其中，所述从设备包括流控制决策电路，所述流控制决策电路被配置成：监视所述接收缓冲器的所述占用率<br>《未被公开》 | 无对应内容。 | “流控制决策电路”是目标专利中实现硬件流控制逻辑的核心模块。对比文件完全没有涉及任何基于接收缓冲器状态进行决策的流控制电路。因此，该特征未被公开。 |
| **技术特征P**：监视所述从选择线的电压状态<br>《未被公开》 | 对比文件第[0028]、[0031]段提到状态检测模块（state detect module）21/121检测I/O引脚（如SA0/MISO）的电压状态。 | 虽然对比文件有检测引脚电压状态的模块，但其目的完全不同：该模块用于在**复位时**检测外部连接的稳态信号，以**确定并配置**通信协议（SPI或I2C），而不是在**通信过程中**持续监视从选择线状态以用于**流控制决策**。两者作用、目的和工作时机均不相同。因此，该特征未被公开。 |
| **技术特征Q**：以及当所述从选择线的所述电压状态处于所述第一电压状态并且所述接收缓冲器的所述占用率处于等于或超过所述阈值占用率水平的水平时致使线驱动器电路断言所述从选择线上的所述第二电压状态。<br>《未被公开》 | 无对应内容。 | 这是目标专利流控制决策逻辑的具体判断条件和动作。对比文件完全没有涉及此类逻辑。因此，该特征未被公开。 |
| **技术特征R**：其中，所述流控制决策电路被配置成：在致使所述线驱动器电路断言第二电压状态之后并且在所述接收缓冲器的所述占用率落在低于所述阈值占用率水平之下的水平之后致使所述线驱动器电路使所述从选择线返回至所述第一电压状态。<br>《未被公开》 | 无对应内容。 | 这是目标专利流控制恢复逻辑的具体判断条件和动作。对比文件完全没有涉及此类逻辑。因此，该特征未被公开。 |
<<<A>>><<<E>>><<<b>>><<<c>>><<<f>>>