对比文件名称：1999-08-03_发明授权_US5933025A Low voltage interface circuit with a high voltage tolerance
目标专利名称：148与硬件流控制的增强型串行外围接口CN108369569B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：串行外围接口总线<br>**未公开** | 无 | 对比文件涉及一种通用的低电压接口电路，用于连接具有不同电源电压的数字逻辑设备（如3.3V与5V设备）。其讨论的是I/O引脚（I/O pin）的接口保护，并未提及或涉及“串行外围接口（SPI）总线”这一特定的同步串行通信总线协议、架构或标准。因此，本领域技术人员无法从对比文件中得出技术特征A。 |
| **技术特征B**：主设备，所述主设备耦合至所述串行外围接口总线并且被适配成：断言从选择线上的第一电压状态以发起在所述串行外围接口总线的一个或多个数据线上的数据交换<br>**未公开** | 无 | 对比文件描述了一个接口电路，其具有三态控制信号TS。当TS为低时，电路处于输出（传输）模式，将DATA OUT信号施加到I/O引脚（参见说明书[0027]段）。这可以视为一个设备驱动I/O引脚输出数据。然而，这并非SPI协议中“主设备”通过断言专用的“从选择线（SS）”来发起与特定“从设备”进行“数据交换”的操作。对比文件中的I/O引脚是一个通用引脚，其功能（输入/输出）由TS信号控制，而非用于在SPI总线上选择从设备。因此，技术特征B未被公开。 |
| **技术特征C**：在所述从选择线保持在所述第一电压状态的同时在所述串行外围接口总线的时钟线上传送时钟信号，其中所述数据交换与所述时钟信号同步<br>**未公开** | 无 | 对比文件完全没有提及任何“时钟线”或“时钟信号”，也未描述任何数据交换与时钟信号同步的操作。目标专利中通过时钟信号同步数据交换是SPI总线的核心特征之一，而对比文件涉及的接口电路是异步的。因此，技术特征C未被公开。 |
| **技术特征D**：以及在所述从选择线处于第二电压状态的同时抑制在所述一个或多个数据线上传送数据<br>**未公开** | 当I/O引脚用作输入引脚时，三态控制信号TS为高，接口电路处于接收模式，输出驱动器被禁用（进入高阻抗状态），从而DATA OUT终端与I/O引脚隔离（参见说明书[0020]段及图2描述）。 | 对比文件描述了在特定模式（输入模式）下，禁用输出驱动器，从而阻止内部数据（DATA OUT）传送到I/O引脚。这在一定程度上类似于“抑制传送数据”。然而，这种抑制是基于接口电路的工作模式（输入/输出），而非基于如目标专利中所述的“从选择线处于第二电压状态”这一特定线路状态所触发的流控制动作。两者触发条件和应用场景（通用I/O vs. SPI流控制）不同。因此，本领域技术人员不能毫无疑义地或通过合理推断得出技术特征D。 |
| **技术特征E**：以及<br>从设备，所述从设备耦合至所述串行外围接口总线，<br>**隐含公开** **<<<e>>>** | “When two digital logic devices having different power supply levels are coupled together, an interface circuit is generally required...” (说明书[0002]段)；该接口电路用于连接“other integrated circuit chips”（说明书[0002]段）。 | 对比文件明确其发明用于连接两个具有不同电源电压的数字逻辑设备（芯片）。虽然未明确区分“主设备”和“从设备”，但本领域技术人员可以理解，在采用此类接口电路的系统中，必然存在一个驱动方（可对应于主设备）和一个接收方或另一驱动方（可对应于从设备）。接口电路本身通常位于其中一个设备上，用于与“其他”设备连接。因此，可以合理推断存在耦合至该接口（可类比为总线）的“从设备”。技术特征E被隐含公开。 |
| **技术特征F**：其中所述从设备具有接收缓冲器并且被适配成：在所述从选择线保持在所述第一电压状态的同时将数据接收到所述接收缓冲器中<br>**未公开** | 在输入模式（TS为高）下，施加在I/O引脚上的外部信号经过隔离结构1和输入缓冲器2，生成DATA IN信号（参见说明书[0019]、[0027]段及图1）。 | 对比文件描述了外部信号通过接口电路传输到内部，生成DATA IN信号。这隐含了接收数据的功能。通常，DATA IN信号会被送入接收缓冲器。然而，对比文件**没有**提及“接收缓冲器”这一组件，也**没有**描述接收数据的动作与任何“从选择线”的状态（第一电压状态）相关联。其数据接收由接口电路的模式（TS信号）决定，而非由一条选择线的持续状态控制。因此，技术特征F未被公开。 |
| **技术特征G**：以及当所述接收缓冲器的占用率达到或超过阈值占用率水平时断言所述从选择线上的所述第二电压状态<br>**未公开** | 无 | 对比文件完全没有涉及“接收缓冲器的占用率”、“阈值占用率水平”的概念，也没有描述基于缓冲器状态去主动控制（断言）某条线路（如从选择线）电压状态以实现流控制的任何机制。这是目标专利实现硬件流控制的核心创新点。因此，技术特征G未被公开。 |
| **技术特征H**：其中所述主设备包括第一驱动器电路，所述第一驱动器电路被配置成使用高阻抗输出将所述从选择线驱动至所述第一电压状态<br>**未公开** | 在输出模式（TS为低）下，如果DATA OUT为高，则阻抗控制电路4生成低电平的D1信号，使隔离结构1中的PMOS晶体管T20导通，将I/O引脚上拉到VCC（3.3V）（参见说明书[0032]段及图2）。 | 对比文件描述了在输出模式下，通过晶体管T20（一个PMOS管）将I/O引脚驱动到高电平（VCC）。晶体管T20在导通时呈现一定的导通电阻，但对比文件并未将其描述为特意配置的“高阻抗输出”，也未说明其用于驱动“从选择线”。其目的是在输出模式下提供正常的驱动能力。因此，技术特征H未被公开。 |
| **技术特征I**：以及所述从设备包括第二驱动器电路，所述第二驱动器电路被配置成使用低阻抗输出将所述从选择线驱动至所述第一电压状态。<br>**未公开** | 无 | 对比文件没有描述任何设备（无论是主设备还是从设备）具有专门配置的、用于以“低阻抗输出”将某条线（可类比为从选择线）驱动至特定电压状态的“第二驱动器电路”，以实现如目标专利所述的信号覆盖功能。因此，技术特征I未被公开。 |
| **技术特征J**：其中，所述第一驱动器电路和所述第二驱动器电路的阻抗被选择成使得当所述高阻抗输出试图将所述从选择线驱动至所述第一电压状态时所述低阻抗输出被启用以将所述从选择线驱动至所述第二电压状态。<br>**未公开** | 无 | 对比文件完全没有涉及两个驱动器电路（一高一低阻抗）被设计成使得低阻抗驱动器可以覆盖高阻抗驱动器的输出，从而实现线路状态强制改变（用于流控制）的概念。这是目标专利实现无额外引脚流控制的关键设计。因此，技术特征J未被公开。 |
| **技术特征K**：其中，所述主设备被适配成通过以下操作来断言所述第一电压状态：致使线驱动器将所述从选择线朝向所述第一电压状态驱动<br>**未公开** | 参见对技术特征H的引用。 | 如前述，对比文件在输出模式下通过晶体管T20驱动I/O引脚至高电平。但这并非“主设备”为了“断言第一电压状态以发起数据交换”而进行的操作，而是接口电路在输出模式下对DATA OUT信号的常规响应。此外，其对象是通用I/O引脚，而非SPI的从选择线。因此，技术特征K未被公开。 |
| **技术特征L**：以及当所述从选择线达到所述第一电压状态时致使所述线驱动器进入开路操作模式。<br>**未公开** | 当TS为高（输入模式）时，输出驱动器（T19， T20）被禁用，进入高阻抗（三态）模式（参见说明书[0020]、[0027]段）。 | 对比文件确实描述了驱动器（T19, T20）可以进入高阻抗（开路）模式。然而，这种模式切换是由全局的三态控制信号TS（从低变高）直接控制的，意味着工作模式从“输出”变为“输入”。**并非**如目标专利所述，是在驱动线路达到目标电压状态*之后*，由主设备主动控制同一个驱动器进入开路模式，同时线路状态由保持器维持。两者的操作逻辑和目的不同。因此，技术特征L未被公开。 |
| **技术特征M**：其中，所述主设备包括：保持器电路，所述保持器电路被配置成在所述线驱动器已进入所述开路操作模式之后维持所述从选择线的信令状态。<br>**隐含公开** **<<<m>>>** | 在输入模式（I/O引脚可能被外部驱动至高电压如5.5V）下，为了防止寄生二极管导通和闩锁，并保护晶体管，电路主动控制N-well（WELL）的电压。当I/O引脚电压高于VCC一阈值时，晶体管T25导通，将WELL上拉到I/O引脚电压；当I/O引脚电压较低时，晶体管T23导通，将WELL上拉到VCC（参见说明书[0028]段）。这确保了WELL电压始终不低于I/O引脚电压或保持在VCC，从而维持了关键节点的电压状态。 | 对比文件描述了在接口电路处于高阻态（输入模式）时，通过晶体管T23和T25构成的电路，根据I/O引脚电压动态地“保持”或“维护”N-well（WELL）在一个合适的电压，以防止电路损坏和维持正常功能。虽然该“保持器电路”维持的对象（N-well）和目标专利中维持的对象（从选择线）不同，且具体目的（防漏电/闩锁 vs. 维持选择状态）不同，但其核心功能“在驱动器不主动驱动时，通过附加电路来维持某个节点或线路的期望电压状态”是相同的。本领域技术人员可以从对比文件公开的“在输入模式下通过T23/T25维持WELL电压”这一技术手段，进行合理推理和适应性应用，联想到可以使用类似功能的电路（即保持器电路）来在其他场景下维持一条信号线（如从选择线）的状态。因此，技术特征M被隐含公开。 |
| **技术特征N**：其中，所述从设备被适配成：在断言所述从选择线上的所述第二电压状态之后，当所述接收缓冲器的所述占用率落在所述阈值占用率水平之下时断言所述从选择线上的所述第一电压状态。<br>**未公开** | 无 | 对比文件完全没有涉及基于“接收缓冲器占用率”的状态变化来主动控制线路电压状态（在第一和第二电压状态间切换）的任何流程或逻辑。这是目标专利流控制状态机的一部分。因此，技术特征N未被公开。 |
| **技术特征O**：其中，所述从设备包括流控制决策电路，所述流控制决策电路被配置成：监视所述接收缓冲器的所述占用率<br>**未公开** | 无 | 对比文件没有提及任何“流控制决策电路”，也没有任何电路被描述为用于“监视接收缓冲器的占用率”。因此，技术特征O未被公开。 |
| **技术特征P**：监视所述从选择线的电压状态<br>**未公开** | 接口电路中的输入缓冲器2（包括I6, I7, T26）用于感测经过隔离结构1后的信号IN1，从而获知I/O引脚上的逻辑状态（参见说明书[0029]段）。 | 对比文件描述了电路可以感测I/O引脚上的电压状态（通过IN1信号）。这可以视为“监视”一条线路的电压状态。然而，这条线路是通用的I/O引脚，并非SPI中具有特定选择功能的“从选择线”。并且，该监视功能是接口电路输入路径的一部分，并非一个独立的“流控制决策电路”的功能。虽然功能上有监视电压的相似性，但结合目标专利上下文（特定线路和特定目的），不能认为直接公开。考虑到隐含公开判断标准宽松，可以认为对比文件部分公开了“监视一条线路的电压状态”这一更上位的功能。但鉴于该特征在权利要求中是与技术特征O、Q、R共同构成一个完整的流控制决策电路功能，且上下文明确为“从选择线”，在此判断为**未公开**，以准确反映其在目标专利方案中的特定作用和关联性。 |
| **技术特征Q**：以及<br>当所述从选择线的所述电压状态处于所述第一电压状态并且所述接收缓冲器的所述占用率处于等于或超过所述阈值占用率水平的水平时致使线驱动器电路断言所述从选择线上的所述第二电压状态。<br>**未公开** | 无 | 对比文件完全没有描述将“线路电压状态”与“缓冲器占用率水平”这两个条件进行逻辑“与”判断，并根据判断结果去“致使线驱动器电路断言”线路状态的决策逻辑。这是目标专利流控制决策逻辑的核心。因此，技术特征Q未被公开。 |
| **技术特征R**：其中，所述流控制决策电路被配置成：在致使所述线驱动器电路断言第二电压状态之后并且在所述接收缓冲器的所述占用率落在低于所述阈值占用率水平之下的水平之后致使所述线驱动器电路使所述从选择线返回至所述第一电压状态。<br>**未公开** | 无 | 对比文件完全没有描述任何基于“缓冲器占用率”下降到阈值以下而触发驱动器改变线路状态，使线路状态返回的流程。这是目标专利流控制状态机的一部分。因此，技术特征R未被公开。 |
<<<e>>><<<m>>>