**对比文件名称**：2008-12-11_发明申请_US20080307126A1 SYSTEM AND METHOD FOR SERIAL-PERIPHERAL-INTERFACE DATA TRANSMISSION
**目标专利名称**：148与硬件流控制的增强型串行外围接口CN108369569B
**本次调用的模型名称**：gpt-4o
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：串行外围接口总线<br>**判断结果**：隐含公开 | 图3是“系统300”的框图，包括“SPI控制器310”和“SPI从设备320”。说明书[0021]段描述“The system 300 includes an SPI controller 310 and an SPI slave 320.”。 | 目标专利中的“串行外围接口总线”是主从设备之间进行通信的物理链路。对比文件图3和相应描述公开了一个SPI系统，其中必然包含用于在SPI控制器（主设备）和SPI从设备之间传输数据、时钟和芯片选择信号的通信链路，即串行外围接口总线。本领域技术人员可以毫无疑义地推断出该系统的运行依赖于SPI总线。虽然对比文件未明确使用“总线”一词描述该组连线，但其内容和图示已隐含公开了“串行外围接口总线”这一技术特征。 |
| **技术特征B**：主设备，所述主设备耦合至所述串行外围接口总线并且被适配成：断言从选择线上的第一电压状态以发起在所述串行外围接口总线的一个或多个数据线上的数据交换<br>**判断结果**：直接公开 | 说明书[0021]段：“The SPI controller 310 first enables a chip select signal corresponding to the SPI slave 320 at time T1, as shown by mark 410 of FIG. 4. Thus, the SPI slave 320 is selected ... as the data transmission target.” | 目标专利中，主设备通过断言从选择线（SS）上的第一电压状态（例如逻辑低或逻辑高）来发起与特定从设备的数据交换。对比文件中的“SPI控制器310”即主设备，其通过“启用（enables）”对应于从设备320的“芯片选择信号（chip select signal）”（即从选择线）来发起数据交换（见图4标记410）。 “启用”信号即对应于断言一个特定的电压状态（如逻辑低）。该特征在对比文件中的作用与在目标专利中相同，都是用于选择从设备以启动通信。因此，该技术特征被直接公开。 |
| **技术特征C**：在所述从选择线保持在所述第一电压状态的同时在所述串行外围接口总线的时钟线上传送时钟信号，其中所述数据交换与所述时钟信号同步<br>**判断结果**：直接公开 | 说明书[0021]段：“...the SPI slave 320 operates according to a clock signal.” 以及图4显示，在芯片选择信号启用期间（T1至T8），时钟信号在数据传输阶段（如432， 434）振荡。 | 目标专利要求在从选择线处于第一电压状态（选中状态）期间，主设备在时钟线上传送时钟信号，数据交换与该时钟同步。对比文件明确记载SPI从设备根据时钟信号操作（见[0021]），且图4明确示出在芯片选择信号为有效（低电平）的整个周期内（T1-T8），时钟信号在数据传输阶段（如432，434）存在并振荡，数据在时钟边沿被采样和传输，这是SPI协议的标准操作。因此，该技术特征被直接公开。 |
| **技术特征D**：以及在所述从选择线处于第二电压状态的同时抑制在所述一个或多个数据线上传送数据<br>**判断结果**：未公开 | 说明书[0005]段：“The SPI controller 110 enables the chip select signal ... before data transmission ... is started.” 以及[0007]段：“When the chip select signal is disabled, the SPI slave 120 moves data ...”。图2中标记220表示芯片选择信号被禁用。 | 目标专利中，当从选择线处于第二电压状态（例如，从设备驱动的“未准备好”状态）时，主设备抑制数据传输，这是硬件流控制的核心机制。对比文件中，芯片选择信号由主设备控制，其“禁用（disabled）”（第二电压状态，如图2标记220）发生在主设备决定结束传输时，其作用是通知从设备将缓冲数据写入存储器，而非作为从设备触发的、用于暂停主设备数据传输的流控制信号。对比文件未公开主设备响应于从选择线被从设备驱动至第二电压状态而“抑制”数据传输。作用不同，未被公开。 |
| **技术特征E**：以及<br>从设备，所述从设备耦合至所述串行外围接口总线<br>**判断结果**：直接公开 | 图3展示了系统300包括“SPI slave 320”。说明书[0021]段：“The system 300 includes an SPI controller 310 and an SPI slave 320.” | 目标专利要求从设备耦合至SPI总线。对比文件图3和文字描述明确公开了“SPI slave 320”作为系统的一部分，其必然耦合至用于与SPI控制器通信的链路（即SPI总线）。该特征被直接公开。 |
| **技术特征F**：其中所述从设备具有接收缓冲器并且被适配成：在所述从选择线保持在所述第一电压状态的同时将数据接收到所述接收缓冲器中<br>**判断结果**：直接公开 | 图3显示SPI slave 320包括“buffer 322”。说明书[0021]段：“Then the 16-byte data 432 is then transmitted to the SPI slave 320, which stores the received 16-byte data in the 256-byte buffer 322.” | 目标专利的从设备具有接收缓冲器，并在被选中（从选择线为第一电压状态）时接收数据至该缓冲器。对比文件明确公开了SPI从设备320具有缓冲器322（见图3），并且在芯片选择信号有效期间（图4中T1后），数据（如432）被传输并存储到该缓冲器322中（见[0021]描述）。作用相同，均为暂存接收到的数据。因此，该技术特征被直接公开。 |
| **技术特征G**：以及当所述接收缓冲器的占用率达到或超过阈值占用率水平时断言所述从选择线上的所述第二电压状态<br>**判断结果**：未公开 | 无相应记载。对比文件中，芯片选择信号完全由主设备控制器控制其启用和禁用（见图4标记410和420）。从设备不基于其缓冲器状态驱动芯片选择线。 | 这是目标专利实现硬件流控制的关键特征：从设备监控自身接收缓冲器的占用率，并在达到阈值时主动驱动从选择线至第二电压状态（如逻辑高），以向主设备发送“暂停”流控制信号。对比文件完全没有记载从设备具有监控缓冲器占用率并据此驱动芯片选择线的功能。芯片选择线在对比文件中仅作为主设备发出的片选信号，而非由从设备驱动的流控制信号。因此，该技术特征未被公开。 |
| **技术特征H**：其中所述主设备包括第一驱动器电路，所述第一驱动器电路被配置成使用高阻抗输出将所述从选择线驱动至所述第一电压状态<br>**判断结果**：未公开 | 无相应记载。对比文件未描述主设备（SPI控制器）驱动芯片选择信号的驱动器电路的具体阻抗特性。 | 目标专利中，主设备使用高阻抗输出驱动从选择线，这是为了实现与从设备低阻抗驱动器的“总线争用”，从而允许从设备覆盖线路状态。这是实现其特定硬件流控制方案的物理层细节。对比文件仅提及主设备启用或禁用芯片选择信号，并未公开驱动该信号的具体驱动器电路配置，更未提及“高阻抗输出”。因此，该技术特征未被公开。 |
| **技术特征I**：以及所述从设备包括第二驱动器电路，所述第二驱动器电路被配置成使用低阻抗输出将所述从选择线驱动至所述第一电压状态。<br>**判断结果**：未公开 | 无相应记载。对比文件未描述从设备具有用于驱动芯片选择线的驱动器电路。 | 目标专利中，从设备配置有低阻抗输出的驱动器电路，用于在特定条件下（如流控制结束）驱动从选择线。这是其流控制机制的一部分。对比文件中的从设备仅被动接收芯片选择信号，并未被描述为具有驱动芯片选择线的能力。因此，该技术特征未被公开。 |
| **技术特征J**：其中，所述第一驱动器电路和所述第二驱动器电路的阻抗被选择成使得当所述高阻抗输出试图将所述从选择线驱动至所述第一电压状态时所述低阻抗输出被启用以将所述从选择线驱动至所述第二电压状态。<br>**判断结果**：未公开 | 无相应记载。 | 该特征限定了主从设备驱动器阻抗之间的特定关系，以确保从设备的低阻抗驱动可以覆盖主设备的高阻抗驱动，从而成功实现从设备发起的流控制信号切换。这是目标专利硬件流控制方案的核心物理实现。对比文件完全没有涉及主从设备驱动器的阻抗，更未提及这种旨在实现信号覆盖的阻抗关系。因此，该技术特征未被公开。 |
| **技术特征K**：其中，所述主设备被适配成通过以下操作来断言所述第一电压状态：致使线驱动器将所述从选择线朝向所述第一电压状态驱动<br>**判断结果**：未公开 | 无相应记载。对比文件仅描述主设备“启用（enable）”芯片选择信号，未描述其内部驱动器具体如何操作。 | 该特征描述了主设备断言第一电压状态的具体操作步骤。对比文件虽然公开了主设备启用芯片选择信号这一结果，但并未揭示其内部驱动器电路执行“驱动”动作的具体过程。这属于未公开的实现细节。 |
| **技术特征L**：以及当所述从选择线达到所述第一电压状态时致使所述线驱动器进入开路操作模式。<br>**判断结果**：未公开 | 无相应记载。 | 该特征描述了主设备驱动器在完成驱动后进入高阻态（开路模式），以允许从设备驱动该线路。这是目标专利为实现共享线路控制而采用的特定操作模式。对比文件未提及任何关于驱动器进入“开路操作模式”的内容。 |
| **技术特征M**：其中，所述主设备包括：保持器电路，所述保持器电路被配置成在所述线驱动器已进入所述开路操作模式之后维持所述从选择线的信令状态。<br>**判断结果**：未公开 | 无相应记载。 | 保持器电路（如弱上拉/下拉）用于在主设备驱动器高阻态后维持线路电平，是支持上述开路操作模式的配套电路。对比文件未公开任何保持器电路。 |
| **技术特征N**：其中，所述从设备被适配成：在断言所述从选择线上的所述第二电压状态之后，当所述接收缓冲器的所述占用率落在所述阈值占用率水平之下时断言所述从选择线上的所述第一电压状态。<br>**判断结果**：未公开 | 无相应记载。 | 该特征描述了从设备在缓冲器空闲后，主动驱动从选择线恢复至第一电压状态（如逻辑低），以重新允许数据传输。这是目标专利流控制机制的完整闭环的一部分。如前述，对比文件中的从设备根本不驱动芯片选择线，因此也不存在此操作。 |
| **技术特征O**：其中，所述从设备包括流控制决策电路，所述流控制决策电路被配置成：监视所述接收缓冲器的所述占用率<br>**判断结果**：未公开 | 无相应记载。对比文件未描述从设备中有用于流控制决策的电路。 | 该特征限定了从设备中用于实现流控制决策的专用电路，其功能之一是监视缓冲器占用率。这是实现特征G所述功能的内在组成部分。对比文件未公开从设备中存在这样的电路。 |
| **技术特征P**：监视所述从选择线的电压状态<br>**判断结果**：未公开 | 无相应记载。 | 该特征是流控制决策电路的另一功能，即监视从选择线状态以确定自身是否被选中。对比文件未公开从设备具有为流控制目的而监视芯片选择线电压状态的电路。 |
| **技术特征Q**：以及<br>当所述从选择线的所述电压状态处于所述第一电压状态并且所述接收缓冲器的所述占用率处于等于或超过所述阈值占用率水平的水平时致使线驱动器电路断言所述从选择线上的所述第二电压状态。<br>**判断结果**：未公开 | 无相应记载。 | 该特征完整定义了流控制决策电路触发流控制动作的逻辑条件：在被选中且缓冲器满时，驱动从选择线。这是目标专利硬件流控制的核心逻辑。对比文件完全没有涉及此类逻辑。 |
| **技术特征R**：其中，所述流控制决策电路被配置成：在致使所述线驱动器电路断言第二电压状态之后并且在所述接收缓冲器的所述占用率落在低于所述阈值占用率水平之下的水平之后致使所述线驱动器电路使所述从选择线返回至所述第一电压状态。<br>**判断结果**：未公开 | 无相应记载。 | 该特征进一步定义了流控制决策电路在条件满足时取消流控制的逻辑，即驱动从选择线返回至允许通信的状态。这是与特征N对应的具体电路操作。对比文件未公开此逻辑。 |
<<<a>>><<<B>>><<<C>>><<<E>>><<<F>>>