对比文件名称：2017-06-22_US2017177362A_发明申请_US20170177362A1 ADJOINING DATA ELEMENT PAIRWISE SWAP PROCESSORS, METHODS, SYSTEMS, AND INSTRUCTIONS
目标专利名称：482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B
本次调用的模型名称：DeepSeek-R1
---
## 特征比对表格
| 技术特征描述以及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：《未直接公开》<br><br>所述装置包括：所述计算机系统中的第一多个位位置，所述第一多个位位置中的每个位位置均包括具有预定数目的位槽的寄存器 | [0034]："The packed data registers may represent an on-die storage location that is operative to store packed data, vector data, or SIMD data."<br><br>[0004]："In packed or vector data, the bits of the register or memory location may be logically divided into a sequence of data elements. For example, a 128-bit wide packed data register may have two 64-bit data elements, four 32-bit data elements, eight 16-bit data elements, or sixteen 8-bit data elements." | 对比文件公开了packed data registers用于存储packed data/SIMD数据，且寄存器的位数可以划分为多个数据元素。然而，对比文件中的packed data registers是通用的SIMD数据寄存器，其数据元素划分方式（128位宽寄存器分为2个64位、4个32位、8个16位或16个8位数据元素）与目标专利中"每个位位置均包括具有预定数目的位槽的寄存器"的技术特征存在本质差异。对比文件没有公开"位槽"这一具体结构，也没有公开用于位打包网络的"第一多个位位置"这一特定应用场景。本领域技术人员无法毫无疑义地从对比文件得出与技术特征A相同的技术方案。 |
| **技术特征B**：《未直接公开》 | [0004]："the bits of the register or memory location may be logically divided into a sequence of data elements." | 对比文件描述了寄存器中的位逻辑上被划分为数据元素序列，但这与目标专利中"每个位槽均被配置为临时地存储预定数目的位的数据中的相应位"的技术特征不同。对比文件没有公开"位槽"这一具体存储结构，也没有公开位槽临时存储数据位的具体配置。 |
| **技术特征C**：《未直接公开》<br><br>所述预定数目的位对应于若干不同数据位宽度中的一个数据位宽度 | [0035]："For example, the data elements may optionally be 8-bit byte data elements. In other embodiments, the data elements may optionally be multi-byte data elements...For example, the data elements may optionally be 16-bit data elements, 32-bit data elements, or 64-bit data elements." | 对比文件确实公开了数据元素可以具有不同的位宽度（8位、16位、32位或64位）。然而，对比文件公开的是SIMD数据元素的位宽度可变，而目标专利中"预定数目的位对应于若干不同数据位宽度中的一个数据位宽度"是用于位打包网络的位槽配置。两者在技术应用场景上存在差异。且对比文件没有公开"位槽"这一具体结构。 |
| **技术特征D**：《未直接公开》<br><br>固定的位打包网络，被配置为在所述计算机系统中将所述预定数目的位从所述第一多个位位置打包到第二多个位位置 | [0041]："By way of example, fixed hardwired data element routing or swapping circuitry or paths may potentially be used, instead of multiplexors controlled by the shuffle/permute control bits, or other such flexible and generally slower selection circuitry." | 对比文件提到了"fixed hardwired data element routing or swapping circuitry"（固定的硬连线数据元素路由或交换电路），但这是针对SIMD架构中相邻数据元素对的交换操作。对比文件没有公开"位打包网络"这一概念，也没有公开将位从第一多个位位置打包到第二多个位位置的技术方案。对比文件的技术方案与目标专利的位打包网络在功能和应用场景上存在本质差异。 |
| **技术特征E**：《未直接公开》<br><br>其中所述固定的位打包网络被配置为通过将存储在所述第一多个位位置的每个相应位位置中的所述预定数目的位槽中的相同特定位槽位置中的所述预定数目的位中的所有位路由到所述第二多个位位置的特定位位置的寄存器的位槽中，来打包所述预定数目的位，以在所述第二多个位位置的相应的位位置中形成位束 | [0036]："the less significant data element of the pair in the source packed data may be stored into the most significant data element position of the corresponding pair in the result packed data, and the more significant data element of the pair in the source packed data may be stored into the least significant data element position of the corresponding pair in the result packed data." | 对比文件描述了相邻数据元素对的交换操作（数据元素A0和A1交换位置），这是SIMD架构中的元素级交换。而目标专利的技术特征E涉及的是按位槽位置进行位路由打包形成"位束"。对比文件没有公开"位槽"结构、没有公开"位束"概念，也没有公开按位槽位置路由位的技术方案。 |
| **技术特征F**：《未直接公开》<br><br>其中所述固定的位打包网络包括在所述第一多个位位置中的位槽与所述第二多个位位置中的位槽之间的固定的点对点连接 | [0041]："fixed hardwired data element routing or swapping circuitry or paths may potentially be used" | 对比文件提到了"fixed hardwired"（固定硬连线）的数据元素路由或交换电路/路径，这与目标专利中"固定的点对点连接"有形式上的相似性。然而，对比文件中的硬连线电路是用于SIMD数据元素交换，而非用于位打包网络中位槽之间的点对点连接。两者在技术应用场景上存在本质差异。且对比文件没有涉及"第二多个位位置"的概念。 |
| **技术特征G**：《未直接公开》<br><br>并且被配置为：容纳输入到所述第一多个位位置的所述若干不同数据位宽度中的每一个 | 无直接相关引用 | 对比文件没有公开"容纳输入到所述第一多个位位置的所述若干不同数据位宽度中的每一个"这一技术特征。对比文件虽然公开了数据元素可以有不同位宽度，但没有涉及位打包网络容纳不同位宽度的配置。 |
| **技术特征H**：《未直接公开》<br><br>并且将数据从所述第一多个位位置打包到所述第二多个位位置中 | [0036]："the less significant data element of the pair in the source packed data may be stored into the most significant data element position of the corresponding pair in the result packed data" | 对比文件描述的是数据元素从源packed data寄存器存储到目标packed data寄存器，这是SIMD数据元素的位置交换，而非目标专利所定义的"将数据从第一多个位位置打包到第二多个位位置"。两者在技术本质上不同。 |
| **技术特征I**：《未直接公开》<br><br>其中所述第二多个位位置中使用的位位置比所述第一多个位位置少 | 无直接相关引用 | 对比文件没有公开"第二多个位位置中使用的位位置比第一多个位位置少"这一技术特征。对比文件描述的数据元素交换操作不涉及位位置数量的变化。 |
| **技术特征J**：《未直接公开》<br><br>还包括：包含在存储器设备内的所述第二多个位位置，其中所述存储器设备还被配置为存储所述位束 | [0030]："The instruction may specify or otherwise indicate a destination storage location 114 where a result packed data 116 is to be stored in response to the instruction."<br><br>[0031]："In other embodiments, memory locations or other storage locations may optionally instead be used for one or more of these operands." | 对比文件提到可以使用memory locations作为存储操作数的destination storage location，这与目标专利中"包含在存储器设备内的第二多个位位置"有形式上的相似性。然而，对比文件没有公开"位束"的概念，也没有涉及存储器设备存储位束的具体配置。且对比文件的memory location是通用的数据存储位置，而非用于位打包网络的目的位置。 |
| **技术特征K**：《未直接公开》<br><br>其中所述第二多个位位置包括所述存储器设备中的多个存储器单元 | 无直接相关引用 | 对比文件没有公开"第二多个位位置包括存储器设备中的多个存储器单元"这一技术特征。 |
| **技术特征L**：《未直接公开》<br><br>其中位束中的位的数目对应于所述存储器设备的存储器数据字长 | 无直接相关引用 | 对比文件没有公开"位束中的位的数目对应于存储器设备的存储器数据字长"这一技术特征。对比文件没有涉及"位束"的概念。 |
| **技术特征M**：《未直接公开》<br><br>其中固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分 | 无直接相关引用 | 对比文件没有公开"计算数据路径网络或存储器数据路径中的一项的一部分"这一技术特征。对比文件涉及的是SIMD处理器的执行单元和寄存器架构，而非专门的位打包网络。 |
| **技术特征N**：《隐含公开》<br><br>其中所述第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成 | [0004]："Many processors have Single Instruction, Multiple Data (SIMD) architectures. In SIMD architectures, multiple data elements may be packed within one register or memory location as packed data or vector data."<br><br>[0035]："The execution unit may receive the one or more decoded or otherwise converted instructions or control signals that represent and/or are derived from the adjoining data element pairwise swap instruction. The execution unit may also receive the source packed data 112." | 对比文件明确公开了SIMD架构（单指令多数据架构），其中多个数据元素被打包存储在寄存器或内存位置中作为packed data或vector data。执行单元可以接收和解码adjoining data element pairwise swap指令，并处理source packed data。这隐含公开了位是由SIMD单元生成或处理的技术特征。然而，对比文件没有明确公开"第一多个位位置"这一具体结构。 |
| **技术特征O**：《未直接公开》<br><br>其中每一个位束具有的大小是所述SIMD单元的通道的数目的倍数 | 无直接相关引用 | 对比文件没有公开"每一个位束具有的大小是SIMD单元的通道的数目的倍数"这一技术特征。对比文件没有涉及"位束"的概念。 |
| **技术特征P**：《未直接公开》<br><br>其中所述装置还可操作以用于解包操作，其中通过所述固定的位打包网络的反向操作，所述第二多个位位置中的位束被解包到所述第一多个位位置 | [0036]："the less significant data element of the pair in the source packed data may be stored into the most significant data element position of the corresponding pair in the result packed data, and the more significant data element of the pair in the source packed data may be stored into the least significant data element position of the corresponding pair in the result packed data."<br><br>[0042]："In some embodiments, an instruction set...may include both one or more adjoining data element pairwise swap instructions as well as one or more flexible shuffle or permute instructions." | 对比文件描述了相邻数据元素对的交换操作（位置互换），这与目标专利的"解包操作"有形式上的相似性。然而，对比文件的交换操作是针对SIMD packed data中的数据元素，而非针对"位束"的解包操作。对比文件没有公开"位束"的概念，也没有公开通过固定的位打包网络的反向操作进行解包的技术方案。 |
---
## 综合分析
对比文件US2017177362A1涉及的是"相邻数据元素成对交换处理器、方法、系统及指令"，其技术方案主要是：
1. 提供一种SIMD指令，用于交换packed data中相邻数据元素对的位置
2. 使用固定硬连线的数据元素路由或交换电路来执行交换操作
3. 可选地使用掩码来控制哪些数据元素对参与交换操作
而目标专利CN111788553B涉及的是"用于针对可变位宽度数据格式的打包和解包网络以及方法"，其技术方案主要是：
1. 提供一种固定的位打包网络，用于将不同位宽度的数据从第一多个位位置打包到第二多个位位置
2. 通过将相同位槽位置的位路由到位束中来实现打包
3. 支持可变数据位宽度（1位、2位、3位、4位等）的位打包
**两者在技术主题上存在根本差异：**
- 对比文件关注的是SIMD数据元素的位置交换指令和硬件
- 目标专利关注的是可变位宽度数据的位打包/解包网络
尽管两者都涉及SIMD架构和固定硬连线路由，但技术方案的核心发明点不同：
- 对比文件的核心是"相邻数据元素对的交换"
- 目标专利的核心是"可变位宽度的位打包网络"
因此，对比文件没有直接公开或隐含公开目标专利权利要求中的大部分技术特征。
---
## 公开性代码标记
<<<n>>>