返回项目页面
对比文件列表
1997-12-23_发明授权_US5700706A Self-aligned isolated polysilicon plugged contacts_+++C_D_E_L_M_N_b_p+++.docx
2026-02-20 00:22
1999-01-26_发明授权_US5864156A Isolated plugged contacts_+++C_D_E_L_N_a_b_i_m+++.docx
2026-02-20 00:22
2001-03-27_发明授权_US06207564B1 Method of forming self-aligned isolated plugged contacts_+++C_D_E_L_M_n+++.docx
2026-02-20 00:22
2002-07-26_发明专利_JP2002208643A Structure of semiconductor device and manufacturing method thereof_+++A_B_C_D_E_I_L_M+++.docx
2026-02-20 00:22
2002-11-05_发明授权_US06476490B1 Contact openings, electrical connections and interconnections for integrated circuitry_+++c_e_p+++.docx
2026-02-20 00:22
2004-02-11_发明授权_KR100417891B1 반도체 공정에서 접점 구멍 형성과 전기 연결 및 상호연결형성 방법 및 그 집적 회로_+++C_L_b_e_i_m+++.docx
2026-02-20 00:22
2005-10-05_发明专利_JP3703081B2 Semiconductor processing method, a method of forming an opening for a contact, and integrated circuits_+++c_e_i+++.docx
2026-02-20 00:22
2005-11-22_发明授权_US06967866B2 Semiconductor memory and semiconductor integrated circuit_+++A_B_I_L_M_c_e+++.docx
2026-02-20 00:22
2006-05-11_发明专利_JP2006120722A Semiconductor device and manufacturing method therefor_+++L_c_d_e_m_n+++.docx
2026-02-20 00:22
2007-06-28_发明申请_US20070145519A1 Butted contact structure_+++A_L_b_c_e_i_m+++.docx
2026-02-20 00:22
2009-04-28_发明授权_US07525173B2 Layout structure of MOS transistors on an active region_+++A_B_I_L_M_c_e+++.docx
2026-02-20 00:22
2012-01-12_发明申请_US20120007209A1 SEMICONDUCTOR DEVICE STRUCTURES INCLUDING DAMASCENE TRENCHES WITH CONDUCTIVE STRUCTURES AND RELATED METHOD_+++C_D_E_F_L_b_i_j_m_n+++.docx
2026-02-20 00:22
2013-01-17_发明专利_DE102011004323A1 Halbleiterbauelement mit selbstjustierten Kontaktelementen_+++B_C_E_I_L_M_g+++.docx
2026-02-20 00:22
2013-04-18_发明申请_US20130093020A1 MOSFET AND METHOD FOR MANUFACTURING THE SAME_+++A_C_L_M_b_e_i+++.docx
2026-02-20 00:22
2013-06-06_发明申请_WO2013081767A1 METHOD OF FORMING SELF -ALIGNED CONTACTS AND LOCAL INTERCONNECTS_+++C_D_E_L_M_N_P_a_b_f_h_i_o+++.docx
2026-02-20 00:22
2013-09-26_发明申请_US20130248990A1 SEMICONDUCTOR DEVICES AND METHOD FOR FABRICATING THE SAME_+++A_B_C_D_E_i_l_m+++.docx
2026-02-20 00:22
2013-10-01_发明公开_KR1020130106917A 반도체 소자 및 이의 제조 방법_+++B_C_D_I_L_M_e+++.docx
2026-02-20 00:22
2014-02-06_发明申请_US20140035048A1 SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME_+++B_E_I_M_N_P_a_c_d_l+++.docx
2026-02-20 00:22
2014-02-11_发明公开_KR1020140017294A 반도체 소자 및 이를 제조하는 방법_+++C_D_P_a_b_e_g_i_l_m_n+++.docx
2026-02-20 00:22
2014-07-17_发明公开_KR1020140090680A 자기 정렬 접점 및 국부 상호접속부를 형성하는 방법_+++B_C_D_E_H_I_L_M_N_a_b_f_g_j_k_o_p+++.docx
2026-02-20 00:22
2014-07-23_发明公开_CN103946971A 用于形成自对准触点和局部互连的方法_+++B_C_E_a_d_f_p+++.docx
2026-02-20 00:22
2014-09-16_发明授权_US08835245B2 Semiconductor device comprising self-aligned contact elements_+++A_B_C_D_E_I_L_M_N_O_f_g_j+++.docx
2026-02-20 00:22
2014-09-24_发明公开_EP2780937A1 METHOD OF FORMING SELF -ALIGNED CONTACTS AND LOCAL INTERCONNECTS_+++B_C_D_E_I_L_M_N_a_f_g_h_j_k_o_p+++.docx
2026-02-20 00:22
2015-01-19_发明专利_JP2015502039A 自己整合コンタクト及びローカル相互接続を形成する方法_+++B_C_D_E_H_I_L_M_N_a_f_g_j_k_p+++.docx
2026-02-20 00:22
2013-01-17_发明专利_DE102011004323A1 Halbleiterbauelement mit selbstjustierten Kontaktelementen_+++B_C_E_I_L_M_g+++.docx

**对比文件名称**:2013-01-17_发明专利_DE102011004323A1 Halbleiterbauelement mit selbstjustierten Kontaktelementen

**目标专利名称**:缩放布局设计中将虚栅极接地 CN105981157B

**本次调用的模型名称**:GPT-4

以下是根据目标专利权利要求划分的特征比对表格:

技术特征描述及公开性判断结果对比文件原文引用(翻译为中文)公开性论述
**特征A**:半导体器件有源区中的虚栅极<br>《未公开》对比文件未明确提及“虚栅极”。其栅电极结构(如260)包含占位材料(dummy material)262,该材料在交换栅极工艺中被替换为金属栅电极材料(参见图2a、2o)。占位材料栅极是中间结构,并非最终器件中用于接地的功能性虚栅极。目标专利的“虚栅极”指最终器件中用于控制(如ESD保护)并需要接地的栅极,而非临时占位材料。对比文件公开的栅电极结构最终为功能栅极(金属栅),未公开专门用于接地的虚栅极。本领域技术人员不能毫无疑义地得出或合理推断出对比文件存在此类虚栅极。
**特征B**:毗邻于所述虚栅极的第一有源触点<br>《直接公开》图2h及相关描述:“接触材料224a,可能连同一种或多种阻挡材料224b,在栅电极结构260之间和之上形成。”(参见说明书对应图2h部分)接触元件225形成在栅电极结构之间并连接到有源区(漏极/源极区域)。对比文件明确公开了接触元件(有源触点)位于栅电极结构之间并毗邻栅极,且电连接到有源区。该接触元件在对比文件中起到与有源区电连接的作用,与目标专利中第一有源触点的作用相同。因此,本领域技术人员能毫无疑义地得出该技术特征。
**特征C**:所述虚栅极和所述第一有源触点上的电介质层,所述电介质层上形成有开口<br>《直接公开》图2p、2q及相关描述:“接触层220包括另一种电介质材料或材料系统,例如以电介质材料223的形式,例如二氧化硅材料等,与蚀刻停止材料223b结合提供。” “硬掩模材料209形成在材料223上,以便根据所需电路结构对材料223、223b进行构图。” 掩模开口200a、200b定义了连接结构的位置和形状(参见图2q)。对比文件公开了在栅电极结构和自对准接触元件上形成电介质层(223),并通过掩模开口在该电介质层中形成开口以制作连接结构。该电介质层及其开口用于实现层间互连,与目标专利中电介质层及开口的作用相同。因此,本领域技术人员能毫无疑义地得出该技术特征。
**特征D**:沉积于所述开口的侧壁上的第一隔离层<br>《未公开》对比文件未描述在电介质层开口的侧壁上沉积隔离层。虽然栅电极结构具有侧壁间隔物264(参见图2a),但该间隔物是栅极结构的一部分,并非在电介质层开口侧壁沉积的隔离层。目标专利的第一隔离层是专门沉积在电介质层开口侧壁的内衬(如1200),用于隔离堆叠式触点与虚栅极。对比文件未公开此类结构,也未提示在开口侧壁沉积隔离层。本领域技术人员不能从对比文件中合理推断出该技术特征。
**特征E**:形成于所述开口中的第一堆叠式触点,所述第一堆叠式触点被电耦合至所述第一有源触点<br>《直接公开》图2h-2i及相关描述:“接触材料224a...在栅电极结构260之间和之上形成。” “接触元件225...电连接到有源区。”(参见说明书对应图2h-2i部分)接触元件225形成在栅极之间的开口中并电耦合至有源区。对比文件公开了自对准接触元件(225)形成在栅极之间的开口中,并电耦合至有源区(漏极/源极区域)。该接触元件起到与有源区电连接的作用,与目标专利中第一堆叠式触点的作用相同。因此,本领域技术人员能毫无疑义地得出该技术特征。
**特征F**:沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层,侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离<br>《未公开》对比文件未公开在接触元件表面沉积盖层。图2k显示在接触元件上沉积电介质材料229,但该材料用于平坦化而非作为盖层(参见说明书对应图2k部分)。侧壁隔离层也未公开。目标专利的盖层(如1600)专门沉积在堆叠式触点表面,用于后续通孔连接并提供保护;侧壁第一隔离层用于电隔离。对比文件未公开此类盖层及侧壁隔离层结构。本领域技术人员不能从对比文件中合理推断出该技术特征。
**特征G**:以及穿过所述电介质层的第一通孔,所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地<br>《隐含公开》图2s及相关描述:“连接区域226b...提供到栅电极结构260g和相邻自对准接触元件的连接。”(参见说明书对应图2s部分)连接区域226b穿过电介质层(223、223b)并同时落在栅电极结构和自对准接触元件上。对比文件公开了连接结构(226b)穿过电介质层,同时连接栅电极结构和相邻的自对准接触元件,从而实现栅极与有源触点的电连接。虽然对比文件未明确该连接用于接地,但本领域技术人员可以理解这种连接可用于将栅极接地(例如在电路设计中)。尽管缺少盖层细节,但通孔连接栅极和接触元件的核心方案已被公开。在隐含公开判断标准宽松的情况下,本领域技术人员能够合理推断出该技术特征。
**特征H**:其特征在于,进一步包括:直接耦合在所述虚栅极和所述第一通孔之间的栅极触点,所述栅极触点在侧壁上具有第二隔离层,所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐<br>《未公开》对比文件未公开独立的栅极触点。连接结构(如226b)直接连接到栅电极结构的金属栅上(参见图2s),中间无额外的栅极触点。目标专利的栅极触点(如810)是独立于栅极和通孔之间的触点,具有侧壁第二隔离层并自对齐。对比文件未公开此类结构,也未提示存在独立栅极触点。本领域技术人员不能从对比文件中合理推断出该技术特征。
**特征I**:其特征在于,进一步包括:毗邻于所述虚栅极的第二有源触点<br>《直接公开》图2v及相关描述显示多个自对准接触元件225毗邻栅电极结构(参见说明书对应图2v部分)。例如,在栅电极结构两侧或之间形成多个接触元件。对比文件明确公开了多个自对准接触元件(有源触点)毗邻栅电极结构,这些接触元件均连接到有源区。因此,本领域技术人员能毫无疑义地得出存在毗邻栅极的第二有源触点。
**特征J**:以及相邻的堆叠式触点,所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐,且和所述第一通孔自对齐,以将所述相邻的堆叠式触点与所述第一通孔电隔离<br>《未公开》对比文件未描述相邻堆叠式触点与第一通孔自对齐以实现电隔离。虽然存在多个接触元件,但未提及它们与连接结构自对齐以隔离。目标专利要求相邻堆叠式触点与第一通孔自对齐以实现电隔离。对比文件未公开此类自对齐隔离关系。本领域技术人员不能从对比文件中合理推断出该技术特征。
**特征K**:其特征在于,所述第一通孔和所述栅极触点自对齐,并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠,所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离<br>《未公开》对比文件未公开第一通孔与栅极触点自对齐,也未公开第一隔离层与有源触点交叠以实现电隔离。该技术特征涉及具体的自对齐和隔离细节,对比文件完全没有公开。本领域技术人员不能从对比文件中合理推断出该技术特征。
**特征L**:其特征在于,进一步包括:有源栅极<br>《直接公开》对比文件中的栅电极结构(如260)即为有源晶体管的栅极,用于控制沟道(参见图2a等)。对比文件公开的栅电极结构即是有源栅极,起到开关晶体管的作用。因此,本领域技术人员能毫无疑义地得出该技术特征。
**特征M**:毗邻于所述有源栅极的第二有源触点<br>《直接公开》同特征I,对比文件公开了多个自对准接触元件毗邻栅电极结构(有源栅极)(参见图2v)。对比文件明确公开了有源触点毗邻有源栅极。因此,本领域技术人员能毫无疑义地得出该技术特征。
**特征N**:第二堆叠式触点,所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层<br>《未公开》对比文件中自对准接触元件通过栅极的侧壁间隔物(264)与栅极隔离,但该间隔物是栅极结构的一部分,并非专门沉积在接触元件侧壁上的隔离层(参见图2a、2h)。目标专利的第二隔离层是专门沉积在第二堆叠式触点侧壁上的隔离层。对比文件未公开此类专门隔离层,仅依靠栅极间隔物实现隔离。本领域技术人员不能从对比文件中合理推断出该技术特征。
**特征O**:以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔<br>《未公开》对比文件未公开与第二堆叠式触点自对齐的第二通孔。虽然有连接结构连接栅极和接触元件,但未强调自对齐关系。目标专利要求第二通孔与第二堆叠式触点自对齐。对比文件未公开此类自对齐通孔。本领域技术人员不能从对比文件中合理推断出该技术特征。
**特征P**:其特征在于,所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中<br>《未公开》对比文件未提及器件集成到任何具体终端设备中。该技术特征涉及器件的具体应用领域,对比文件完全没有公开。本领域技术人员不能从对比文件中合理推断出该技术特征。

根据上述比对,对比文件直接公开了技术特征B、C、E、I、L、M,隐含公开了技术特征G。因此,在回答结尾插入相应代码。

<<<B>>><<<C>>><<<E>>><<<I>>><<<L>>><<<M>>><<<g>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE