**对比文件名称**：2010-12-08_发明公开_CN101908863A 可编程增益MOS放大器
**目标专利名称**：互补共栅和共源放大器中的增益控制CN107005202B
**本次调用模型名称**：GPT
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：第一放大器级，被配置为放大输入端子处的输入信号以生成第一放大信号《直接公开》** | 说明书第[0030]段：“增益供应器由MOS晶体管实作。例如，增益供应器GP1由具有长宽比M1的晶体管Q1实作。因此，如图2中所示，MOS晶体管Q1的控制端(栅极)耦接于MOS放大器200的输入端，以接收输入信号VIN，MOS晶体管Q1的偏置端(源极)耦接于偏压源VSS，MOS晶体管Q1的输出端(漏极)耦接于相应增益调谐器GT1。” 第[0033]段：“每一增益供应器按需求提供具有不同数值的增益。” | 对比文件明确公开了由MOS晶体管（如Q1）构成的“增益供应器”（GP1），其栅极接收输入信号VIN，漏极输出放大后的信号。这构成了一个放大器级，其功能就是放大输入信号以生成放大信号（贡献于总输出VOUT）。该特征被对比文件直接公开。 |
| **B：，所述第一放大器级具有电流转向器，《直接公开》** | 说明书第[0028]-[0029]段：“每一增益调谐器进一步包含增益使能模块GEM以及增益降低模块GDM。例如，增益调谐器GT1包含增益使能模块GEM1，以及增益降低模块GDM1。...在增益降低模块GDM1中，MOS晶体管Q12...Q14...其第二端(源极)耦接于MOS晶体管Q1的输出端。” 第[0035]段：“当相应增益使能模块开启而增益降低模块亦开启时，相应增益供应器的增益降低，并且降低的程度可藉由控制增益降低模块来设定。...当相应增益使能模块开启且增益降低模块亦开启时，流入相应增益供应器的MOS晶体管的电流一部分流自负载，一部分通过增益降低模块中被开启的MOS晶体管而流自偏压源VDD”。 | 对比文件中的“增益调谐器”（如GT1）包含增益使能模块（GEM）和增益降低模块（GDM）。通过控制这些模块中MOS晶体管的开关，可以改变从放大管（Q1）输出节点流出的电流路径：一部分电流流向负载（输出端），另一部分电流通过增益降低模块中的晶体管流向电源VDD。这种通过切换晶体管来改变电流流向，从而调整最终输出电流比例的结构，在本领域技术人员的通常理解中即构成一种“电流转向器”。该特征被对比文件直接公开。 |
| **C：所述电流转向器被配置为选择性地将第一电流转向以设置所述第一放大器级的增益《直接公开》** | 说明书第[0035]段：“举例而言，当MOS晶体管Q11开启，MOS放大器200的增益为G1；当MOS晶体管Q11与Q12开启，MOS放大器200的增益为[M11/(M11+M12)]×G1；...因此，藉由控制MOS放大器200的增益使能模块与增益降低模块的MOS晶体管之开/关状态，可调整MOS放大器200的总增益。” | 对比文件明确记载了通过控制增益使能模块和增益降低模块中晶体管的开/关状态（即选择性导通不同路径），可以调整放大器（对应第一放大器级）的增益。例如，当只有GEM导通时，全部电流贡献给输出，增益为G1；当GEM和GDM部分晶体管同时导通时，部分电流被分流，增益按比例降低。这直接对应于“选择性地将第一电流转向以设置增益”。该特征被对比文件直接公开。 |
| **D：以及第二放大器级，被配置为放大所述输入端子处的所述输入信号以生成第二放大信号，《未公开》** | 无对应内容。 | 对比文件所公开的放大器（如200、300、500）均为单端输入（VIN）、单端输出（VOUT）的结构。其内部虽有多个并联的增益供应器（如Q1, Q2...），但它们均接收同一个输入信号VIN，并共同贡献到同一个输出节点VOUT，而非独立生成一个与第一放大信号不同的“第二放大信号”。目标专利中的“第二放大器级”是一个独立且功能互补的放大级，对比文件未公开此技术特征。 |
| **E：所述第二放大器级具有设置所述第二放大器级的增益的增益控制电路，《未公开》** | 无对应内容。 | 由于对比文件未公开“第二放大器级”（特征D），因此自然不存在为该第二放大器级设置增益的“增益控制电路”。该技术特征未被公开。 |
| **F：，其中所述第一放大器级被配置为互补共栅放大器，《未公开》** | 无对应内容。 | 对比文件中的放大器级（增益供应器，如Q1）是共源极放大器结构（栅极输入，源极接固定偏压VSS）。目标专利中的“互补共栅放大器”特指由PMOS和NMOS晶体管对构成的共栅结构（如专利图3中的308、314），其输入信号施加在源极。两者电路结构和工作原理完全不同。对比文件未公开此技术特征。 |
| **G：所述互补共栅放大器生成相对于所述输入信号非反相的所述第一放大信号《未公开》** | 无对应内容。 | 该特征依附于特征F。由于对比文件未公开“互补共栅放大器”，且其公开的共源放大器本身是反相放大器，因此也未公开“非反相”的第一放大信号这一特性。 |
| **H：，并且其中所述第二放大器级被配置为互补共源放大器，《未公开》** | 无对应内容。 | 对比文件未公开独立的“第二放大器级”（特征D）。虽然其增益供应器是共源放大器，但并非“互补”结构（即没有使用PMOS和NMOS晶体管对）。目标专利的“互补共源放大器”是特定的电路拓扑。该特征未被公开。 |
| **I：所述互补共源放大器生成相对于所述输入信号反相的所述第二放大信号。《未公开》** | 无对应内容。 | 该特征依附于特征H。由于对比文件未公开“互补共源放大器”作为第二放大器级，因此也未公开其生成反相信号的特性。 |
| **J：所述增益控制电路包括互补共源共栅晶体管的并联支路，所述互补共源共栅晶体管的所述并联支路被选择性地使能以设置所述第二放大器级的所述增益。《未公开》** | 无对应内容。 | 对比文件中用于增益控制的“增益调谐器”由简单的MOS开关晶体管（如Q11, Q12等）构成，这些晶体管工作在线性区或截止区作为开关使用，并非“共源共栅”放大器结构，更非“互补”对。该特征未被公开。 |
| **K：进一步包括控制器，所述控制器被配置为输出控制信号，以控制所述电流转向器来设置所述第一放大器级的所述增益并且控制所述增益控制电路来设置所述第二放大器级的所述增益。《未公开》** | 说明书第[0048]-[0050]段及图8：“将译码器800设置于增益级别数据D0～D5与控制信号S0～S11之间。...控制信号[011001010000]是译码器800根据增益级别数据[001111]译码而来的。” | 对比文件公开了“译码器800”，其根据增益级别数据生成控制信号（如S0-S11）来控制增益调谐器中晶体管的开关，从而设置放大器的增益。这对应于一个“控制器”输出控制信号以设置（第一）放大器级的增益。**然而**，目标专利权利要求中的控制器被配置为同时控制“第一放大器级”和“第二放大器级”的增益。由于对比文件仅公开了一个放大器级（特征D未公开），因此其控制器仅能控制一个放大器级的增益，并未公开同时控制两个独立放大器级增益的技术方案。该特征未被完全公开。 |
| **L：所述控制器被配置为输出第一控制信号以控制电流转向器将所选择量的所述第一电流转向到形成AC接地的节点，而将所述第一放大器级的所述增益设置为所选择的增益设置，并且所述控制器被配置为输出第二控制信号以选择性地使能所述互补共源共栅晶体管的所述并联支路，而将所述第二放大器级的所述增益设置为所选择的所述增益设置。《未公开》** | 无对应内容。 | 对比文件中的电流转向目标节点是输出节点VOUT或电源VDD，并未提及“形成AC接地的节点”。此外，其控制信号控制的是作为开关的简单MOS管，而非“互补共源共栅晶体管的并联支路”。该特征未被公开。 |
| **M：所述增益控制电路包括第二电流转向器，所述第二电流转向器被配置为将所选择量的第二电流转向以设置所述第二放大器级的所述增益。《未公开》** | 无对应内容。 | 该特征依附于特征D和E。由于对比文件未公开“第二放大器级”及其“增益控制电路”，因此也未公开其中的“第二电流转向器”。 |
| **N：所述电流转向器被配置为将所选择量的所述第一电流转向到节点，并且所述第二电流转向器被配置为将所述所选择量的所述第二电流转向到所述节点，所述节点形成AC信号接地。《未公开》** | 无对应内容。 | 对比文件中未提及任何节点“形成AC信号接地”。其电流转向的节点是明确的直流电位点（输出或电源），而非虚拟交流接地点。该特征未被公开。 |
| **O：进一步包括耦合在所述节点与信号接地之间的电容器，所述所选择量的所述第一电流和所述所选择量的所述第二电流在所述节点处在相反方向上流动，导致在所述节点与所述电容器之间流动的第三电流，所述第三电流比所述第一电流或所述第二电流小。《未公开》** | 无对应内容。 | 这是目标专利中为实现虚拟AC接地和减少电容值而采用的特定技术细节。对比文件中完全没有涉及此类结构和工作原理。该特征未被公开。 |
| **P：进一步包括控制器，所述控制器被配置为输出控制信号以控制电流转向器设置所述第一放大器级的所述增益，并控制所述第二电流转向器设置所述第二放大器级的所述增益。《未公开》** | 说明书第[0048]-[0050]段及图8。 | 同特征K的分析，对比文件公开的控制器（译码器）仅控制一个放大器级（对应第一放大器级）的增益设置。由于未公开“第二放大器级”和“第二电流转向器”（特征M），因此也未公开控制器同时控制两者。该特征未被完全公开。 |
| **Q：进一步包括累积电路，所述累积电路被配置为接收所述第一放大信号和所述第二放大信号并输出差分信号。《未公开》** | 无对应内容。 | 对比文件的放大器输出为单端信号VOUT，没有使用累积电路将两个放大信号合成为差分信号。该特征未被公开。 |
| **R：所述累积电路包括偏置信号发生器，所述偏置信号发生器生成偏置所述第一放大信号和所述第二放大信号的偏置信号。《未公开》** | 无对应内容。 | 该特征依附于特征Q。由于对比文件未公开“累积电路”，因此也未公开其中的“偏置信号发生器”。 |
| **S：所述累积电路包括在第一绕组两端接收所述第一放大信号和所述第二放大信号的变压器，所述第一绕组具有向所述偏置信号发生器输出共模电压信号的中心抽头。《未公开》** | 无对应内容。 | 该特征进一步限定了累积电路的具体实现方式。对比文件中未提及任何变压器或共模电压反馈结构。该特征未被公开。 |
<<<A>>><<<B>>><<<C>>>