对比文件名称：2014-07-24_发明专利_JP2014135518A Magnetic tunnel junction device and fabrication
目标专利名称：用于存储器器件的金属化工艺 CN107924994B
模型名称：本次调用基于提供的专利评估任务，由语言模型执行。
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A: 所述方法包括：形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件** <br> **《直接公开》** | [0006] その方法はまた、底部キャップ層の上にロジックキャップ層を形成するステップも含み、ロジックキャップ層は、磁気トンネル接合シール層に隣接し、第２の絶縁層に隣接し、かつパターン形成された上部電極の上にある。 ... ロジック領域１１０では、ロジックキャップ層６０２は、底部キャップ層１０６の上および底部トレンチ２０２中の銅の上に形成されてもよい。 ... ロジック領域１１０では、ロジックキャップ層６０２は、底部トレンチ２０２中の銅をシールすることができる。<br>[0007] 第２の銅ダマシンプロセスは、第３の絶縁層６０４に上部トレンチ７０２を開け、パターン形成された上部電極５０２への上部ビア７０４**および底部トレンチ２０２中の銅へのロジックビア７０６の少なくとも１つを開けるために**、上部トレンチ７０２ならびに上部ビア７０４およびロジックビア７０６の少なくとも１つに銅をめっきするまたはさもなければ堆積させるために、かつ銅化学機械平坦化を行うために、行われてもよい。 | 对比文件明确公开了“ロジックビア７０６”（逻辑通孔706）的形成，该通孔连接至“底部トレンチ２０２中の銅”（底部沟槽202中的铜）。根据图2及说明书[0006]，底部沟槽202和底部通孔204（即“底部トレンチ２０２および底部ビア２０４”）是通过第一铜镶嵌工艺形成的金属化结构（铜），其位于逻辑区域110，用于连接逻辑器件（ロジックおよび制御素子）。因此，形成连接至逻辑器件的金属化层（即包含铜沟槽202/通孔204的金属化层）已被对比文件直接公开。 |
| **B: 以及形成专用金属化层，所述专用金属化层耦合至所述器件的磁阻随机存取存储器MRAM模块，** <br> **《隐含公开》** | [0006] 第２の銅ダマシンプロセスは、第３の絶縁層６０４に上部トレンチ７０２を開け、**パターン形成された上部電極５０２への上部ビア７０４**および底部トレンチ２０２中の銅へのロジックビア７０６の少なくとも１つを開けるために、上部トレンチ７０２ならびに上部ビア７０４およびロジックビア７０６の少なくとも１つに銅をめっきするまたはさもなければ堆積させるために、かつ銅化学機械平坦化を行うために、行われてもよい。<br>[0004] 上部ビア７０４およびロジックビア７０６を共通のプロセス段階で一緒に形成することは、上部ビア７０４およびロジックビア７０６を別個のプロセス段階で形成することと比べて、余分なフォトリソグラフィーマスク形成ステップを不要にする。 | 对比文件公开了“上部ビア７０４”（上部通孔704），其连接至“パターン形成された上部電極５０２”（图案化的上部电极502）。而上部电极502是MTJ器件（即MRAM模块的核心存储元件）的一部分（参见图4、5）。因此，形成连接至MRAM模块（具体为MTJ器件）的金属化结构（上部通孔704）已被公开。虽然对比文件未明确使用“专用金属化层”这一术语，但本领域技术人员能够理解，为了连接MTJ器件而专门形成的上部通孔704及其相关的上部沟槽702，构成了一个用于MRAM的金属互连层（即金属化层）。这种金属化层是专为连接MRAM器件而设计和制造的，符合“专用金属化层”的功能定义。因此，该特征被对比文件隐含公开。 |
| **C: 其中所述专用金属化层不同于所述第一金属化层，并且其中所述专用金属化层不与所述逻辑器件共享。** <br> **《隐含公开》** | [0006] ... **ロジック領域１１０では**、ロジックキャップ層６０２は、底部キャップ層１０６の上および**底部トレンチ２０２中の銅の上に形成されてもよい**。 ... **ロジック領域１１０では**、ロジックキャップ層６０２は、**底部トレンチ２０２中の銅をシールすることができる**。<br>[0007] 第２の銅ダマシンプロセスは、... **パターン形成された上部電極５０２への上部ビア７０４**および**底部トレンチ２０２中の銅へのロジックビア７０６**の少なくとも１つを開けるために... | 对比文件明确区分了两种连接：1) 连接逻辑器件（通过逻辑通孔706连接至底部沟槽202中的铜）；2) 连接MTJ器件（通过上部通孔704连接至上部电极502）。说明书[0004]也提到“上部ビア７０４およびロジックビア７０６を共通のプロセス段階で一緒に形成すること...余分な...ステップを不要にする”，这表明在优选方案中，用于MRAM的上部通孔和用于逻辑的逻辑通孔是在同一个工艺步骤（第二铜镶嵌工艺）中同时形成的。虽然它们可能在同一工艺步骤中形成，但从结构和功能上看，上部通孔704专用于连接MTJ，逻辑通孔706专用于连接逻辑器件底部的铜互连。本领域技术人员可以合理推断，这两个通孔所连接的底层结构（上部电极502 vs 底部沟槽铜202）不同，且它们服务于不同的器件区域（MRAM区域108 vs 逻辑区域110），因此它们对应的金属化层在功能和所连接的器件组件上是不同的、独立的，即“专用金属化层不同于第一金属化层”且“不与逻辑器件共享”。目标专利中“不共享”的核心含义是避免MRAM结构与逻辑器件布线使用同一金属化层资源而导致的相互干扰和设计复杂化，对比文件中为MRAM和逻辑分别提供独立连接路径的方案隐含了这种“不共享”的设计思想。因此，该特征被隐含公开。 |
| **D: 其特征在于，所述第一金属化层是使用后端制程BEOL金属化工艺来形成的，其中所述专用金属化层是使用专用于形成与所述MRAM模块相关联的一个或多个组件的金属化工艺来形成的。** <br> **《隐含公开》** | [0006] 第１の銅ダマシンプロセスは、第１の絶縁層１０４に底部トレンチ２０２および底部ビア２０４を開けるために、底部トレンチ２０２および底部ビア２０４に銅をめっきするまたはさもなければ堆積させるために、かつ銅化学機械平坦化を行うために、行われてもよい。 **例えば、ロジックプロセスは、ロジック領域１１０での底部トレンチ２０２および底部ビア２０４中の銅の配置を規定してもよい。**<br>[0007] 第２の銅ダマシンプロセスは、第３の絶縁層６０４に上部トレンチ７０２を開け、パターン形成された上部電極５０２への上部ビア７０４および底部トレンチ２０２中の銅へのロジックビア７０６の少なくとも１つを開けるために...行われてもよい。 | 对比文件描述了两次铜镶嵌（ダマシン）工艺：第一次形成底部金属互连（沟槽202/通孔204），第二次形成上部金属互连（沟槽702/通孔704、706）。第一次工艺与逻辑区域110的逻辑器件相关，可被视为标准BEOL金属化工艺的一部分。第二次工艺的目的明确包括为MTJ器件（MRAM模块）形成上部通孔704，因此该工艺步骤是为了形成与MRAM模块相关的组件（上部互连）而执行的。虽然对比文件没有明确使用“BEOL”和“专用”这两个术语，但本领域技术人员能够理解，在半导体制造中，形成底层互连的镶嵌工艺属于BEOL范畴，而为特定器件（如MTJ）在已有互连之上额外形成的互连层，可以视为一种针对该器件的定制或专用工艺步骤。因此，该特征被对比文件隐含公开。 |
| **E: 其特征在于，所述BEOL金属化工艺指定正整数n个金属化层，并且其中所述器件包括至少n+1个金属化层。** <br> **《未公开》** | 无相关内容。 | 对比文件没有提及任何关于BEOL金属化工艺指定的金属化层总数（n）的信息，也没有描述器件最终包含的金属化层总数是n+1。该特征是目标专利中关于金属化层数量规划的特定技术方案，在对比文件中完全没有记载，也无法从现有内容中合理推断出来。 |
| **F: 其特征在于，形成所述专用金属化层包括执行镶嵌工艺以形成所述一个或多个组件，并且其中所述一个或多个组件包括以下一者或多者：所述MRAM模块的位线或所述MRAM模块的阵列触点。** <br> **《隐含公开》** | [0007] **第２の銅ダマシンプロセス**は、第３の絶縁層６０４に**上部トレンチ７０２**を開け、**パターン形成された上部電極５０２への上部ビア７０４**および底部トレンチ２０２中の銅へのロジックビア７０６の少なくとも１つを開けるために、**上部トレンチ７０２ならびに上部ビア７０４およびロジックビア７０６の少なくとも１つに銅をめっきする**またはさもなければ堆積させるために、かつ銅化学機械平坦化を行うために、行われてもよい。 | 对比文件明确公开了通过“第２の銅ダマシンプロセス”（第二铜镶嵌工艺）来形成“上部ビア７０４”（上部通孔704）和“上部トレンチ７０２”（上部沟槽702）。这些由铜填充的沟槽和通孔构成了连接MTJ器件（上部电极502）的金属互连组件。在MRAM器件中，连接存储单元顶部电极的金属线通常用作位线（bit line）。因此，“上部トレンチ７０２”和“上部ビア７０４”的组合结构可以对应于MRAM模块的位线或触点结构。虽然对比文件未明确命名其为“位线”或“阵列触点”，但根据其连接位置和功能，本领域技术人员能够合理推断该结构起到了位线或触点的作用。因此，该特征被隐含公开。 |
| **G: 其特征在于，进一步包括在形成所述专用金属化层之后形成第三金属化层，其中所述第一金属化层与第一节距相关联，所述第一节距小于与所述第三金属化层相关联的第二节距，其中所述专用金属化层被配置成利用所述第一金属化层的所述第一节距来形成与所述MRAM模块相关联的一个或多个组件，并且其中所述一个或多个组件包括基于电阻的存储元件。** <br> **《未公开》** | 无相关内容。 | 对比文件虽然描绘了多个金属化层（如底部铜互连、上部铜互连），但完全没有涉及任何金属化层的“节距（pitch）”概念，更没有对不同金属化层的节距进行比较（第一节距小于第二节距）。目标专利中关于利用密集层（小节距）节距制造MRAM组件（如MTJ）以获取高密度，并使用厚金属层（大节距）进行全局连接的核心思想，在对比文件中没有任何体现。对比文件关注的是工艺集成顺序和结构偏移以避免表面粗糙度问题，而非金属化层的节距差异及其对MRAM密度和互连的影响。因此，该特征未被公开。 |
| **H: 其特征在于，所述第一节距是遵循所述器件的后端制程BEOL金属化工艺的特定节距。** <br> **《未公开》** | 无相关内容。 | 如特征G所述，对比文件未提及“节距”，更未提及该节距是遵循BEOL工艺规则的“特定节距”。因此，该特征未被公开。 |
| **I: 其特征在于，所述第一金属化层具有第一密度，所述第一密度大于与所述第三金属化层相关联的第二密度。** <br> **《未公开》** | 无相关内容。 | 对比文件未提及金属化层的“密度”比较。因此，该特征未被公开。 |
| **J: 其特征在于，形成所述第一金属化层和形成所述专用金属化层是通过处理器执行指令来发起的。** <br> **《隐含公开》** | [2] 例示するために、製作プロセス１３２８は、図９の方法または図１０〜１１の方法を行うために、メモリデバイスなどのコンピュータ可読有形記憶媒体に保存される命令を実行するプロセッサを組み込む少なくとも１つのコンピュータを含んでもよい。 コンピュータは、１つまたは複数の半導体製作デバイスに結合され、底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合（ＭＴＪ）デバイスの形成を開始するための命令を実行するように構成されてもよい。 ... コンピュータはまた、絶縁層に上部トレンチを開けるために、上部電極への上部ビアを開けるために、底部金属充填トレンチ中の金属へのロジックビアを開けるために、または上部ビアおよびロジックビアを開けるために、上部トレンチおよび上部ビアに、ロジックビアに、もしくは上部ビアおよびロジックビアに銅を堆積させるために、かつ堆積銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを開始するためのコンピュータ可読媒体に保存される命令を実行するように構成されてもよい。 | 对比文件在描述制造过程时，明确提到了使用计算机（包含处理器）执行存储在计算机可读介质上的指令，以发起（開始）包括形成底部金属填充沟槽（对应第一金属化层）和进行铜镶嵌工艺以形成上部沟槽/通孔（对应专用金属化层）在内的制造步骤。这直接对应于“通过处理器执行指令来发起”形成金属化层的技术特征。因此，该特征被对比文件隐含公开。 |
<<<A>>><<<b>>><<<c>>><<<d>>><<<f>>><<<j>>>