对比文件名称：US2012070986A1_Description_20260218_2230
目标专利名称：183通孔材料选择和处理CN107004636B
本次调用模型名称：DeepSeek最新版本模型
## 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：第一导电材料的第一通孔，所述第一通孔在第一导电互连层的第一部分与至少第一级上的第一中部制程MOL互连层之间。 | 对比文件图1及相应描述：“a Cu wiring 50 filled in a recess formed in the surface modification layer 20 and the SiOCH film 10”（形成于表面改性层20和SiOCH薄膜10的凹陷中填充的Cu布线50）。 | **未直接公开且未隐含公开**。对比文件公开了在绝缘层（SiOCH薄膜10及表面改性层20）中形成凹陷（recess）并填充金属（Cu布线50）以形成互连结构，这相当于“通孔”。然而，对比文件并未区分或提及“中部制程（MOL）互连层”，其互连层（Cu wiring 50）是用于连接半导体元件的一般互连层，未明确其为前端制程（FEOL）、中部制程（MOL）或后端制程（BEOL）中的特定层级，也未提及“第一级”的概念。目标专利中“第一MOL互连层”具有特定工艺位置和作用（连接FEOL器件），对比文件未公开此特定技术特征。 |
| **技术特征B**：所述第一通孔是用单镶嵌工艺来制造的。 | 对比文件“Detailed Description”部分：“it is possible to adopt a single damascene method for forming the wirings.”（可以采用单镶嵌方法来形成布线。） | **未直接公开且未隐含公开**。对比文件仅在描述工艺可能性时提及了单镶嵌方法（single damascene method）的存在，但并未具体公开使用单镶嵌工艺来制造连接第一导电互连层和第一MOL互连层的“第一通孔”。在其实施例和具体工艺描述中（例如，图2A-4C及对应描述），对比文件主要描述了形成Cu布线的工艺，该工艺涉及形成硬掩模、蚀刻、填充Cu、CMP等步骤，并未明确将其归类为“单镶嵌”或“双镶嵌”。因此，对比文件没有公开使用单镶嵌工艺制造所述特定第一通孔的技术方案。 |
| **技术特征C**：其中，所述第一导电互连层的所述第一部分是第二导电材料的并且所述第一通孔被布置在电介质层中。 | 对比文件图1及描述：“a Cu wiring 50 filled in a recess formed in the surface modification layer 20 and the SiOCH film 10”；“the SiOCH film 10 ... works as a film for reducing capacitance between multilayer wires”。（Cu布线50填充在表面改性层20和SiOCH薄膜10形成的凹陷中；SiOCH薄膜10...用作减少多层布线间电容的薄膜。） | **未直接公开且未隐含公开**。对比文件公开了导电材料是Cu（第二导电材料），并且该Cu布线（即通孔结构）形成在绝缘层（SiOCH薄膜10和表面改性层20，可视为电介质层）中。然而，技术特征C限定了“第一导电互连层”的“第一部分”是“第二导电材料”。在目标专利的语境中（见图3和说明书[0038]段），第一导电互连层（340）是用第二导电材料（310）通过双镶嵌工艺制造的，并且其一部分通过第一通孔（320）连接到第一MOL互连层（302）。对比文件没有公开这种分属不同工艺和材料的、具有特定连接关系的层级结构（第一导电互连层/第一通孔/第一MOL互连层）。对比文件中的Cu布线（50）是单一的互连结构，没有区分“第一导电互连层”及其“第一部分”的概念。 |
| **技术特征D**：所述第二导电材料的第二通孔，所述第二通孔在所述第一导电互连层的第二部分与至少第二级上的第二MOL互连层之间。 | 对比文件未明确描述“第二通孔”或“第二MOL互连层”。其描述了多层布线的形成（如重复图2B-4C的步骤），但未指明不同层级的互连属于MOL，也未区分“第一级”和“第二级”。 | **未直接公开且未隐含公开**。对比文件描述了可以形成多层Cu布线（例如，图1中50a和50b），这些布线通过绝缘层（SiOCH薄膜10）和表面改性层20分隔。这可以被视为在不同“层级”上的互连。然而，对比文件没有将这些层级标识为“中部制程（MOL）互连层”，更没有“第二级上的第二MOL互连层”的限定。此外，对比文件没有公开一个被称为“第二通孔”的、专门连接“第一导电互连层”和“第二MOL互连层”的结构。其多层布线是独立形成并通过层间绝缘隔离的，未体现目标专利中通过不同工艺和材料的通孔进行特定连接的结构。 |
| **技术特征E**：所述第二通孔和所述第一导电互连层是用双镶嵌工艺来制造的。 | 对比文件“Detailed Description”部分：“this embodiment describes a dual damascene method in which the wiring groove and the wiring hole are formed simultaneously”（本实施例描述了沟槽和通孔同时形成的双镶嵌方法。） | **未直接公开且未隐含公开**。对比文件在描述其工艺可能性时提及了双镶嵌方法（dual damascene method），并说明其实施例（形成Cu布线）采用了双镶嵌方法。但是，对比文件并未具体公开使用双镶嵌工艺来制造“第二通孔”和“第一导电互连层”这一组合技术特征。在目标专利中，第二通孔和第一导电互连层是作为一个整体在双镶嵌工艺中同时形成的（见图3和说明书[0038]段）。对比文件虽然可能使用双镶嵌工艺形成其Cu布线（同时形成沟槽和通孔），但它没有将其形成的结构对应于目标专利中定义的“第二通孔”和“第一导电互连层”，也未建立这两者与“第二MOL互连层”的特定连接关系。 |
| **技术特征F**：其中，所述第一导电互连层的所述第二部分是所述第二导电材料的并且所述第二通孔被布置在所述电介质层中。 | 同技术特征C和D的引用，对比文件描述了Cu布线（第二导电材料）形成在SiOCH薄膜（电介质层）中。 | **未直接公开且未隐含公开**。与对技术特征C和D的分析类似，对比文件确实公开了Cu（第二导电材料）布置在电介质层（SiOCH薄膜）中。但是，技术特征F是技术特征D和E的进一步限定，其依赖于“第一导电互连层”、“第二部分”、“第二通孔”、“第二MOL互连层”等未被对比文件公开的特定结构关系。对比文件仅公开了孤立的、材料单一（Cu）的互连结构，没有公开目标专利中由不同材料构成、通过不同工艺制造、并具有特定连接关系的混合通孔互连体系。因此，该组合特征未被公开。 |
| **技术特征G**：所述第一导电材料不同于所述第二导电材料。 | 对比文件通篇仅使用铜（Cu）作为布线/通孔的导电材料。例如，“the Cu wiring 50”、“filling Cu in the groove”。 | **未直接公开且未隐含公开**。这是目标专利的核心发明点之一。对比文件自始至终只公开了使用一种导电材料——铜（Cu）来填充凹陷形成互连（通孔和布线）。对比文件完全没有提及或暗示在同一器件中使用两种不同的导电材料来形成不同层级的通孔。因此，该特征既未被直接公开，也无法从对比文件的内容中隐含得出。 |
| **技术特征H**：以及电路，所述电路耦合到所述第一MOL互连层或所述第二MOL互连层之一。 | 对比文件背景技术部分：“for connecting semiconductor elements”（用于连接半导体元件）。 | **隐含公开**。对比文件指出其互连（Cu wiring）用于“连接半导体元件”（connecting semiconductor elements）。本领域技术人员可以毫无疑义地理解，半导体元件（如晶体管、电阻、电容等）构成电路，而互连层的作用正是将这些电路元件电学连接起来。因此，虽然对比文件没有明确写出“电路耦合到MOL互连层”这样的字眼，但根据半导体器件的基本原理和对比文件公开的互连用途，可以合理推断出其互连结构必然耦合到电路。尽管对比文件未区分MOL互连层，但其互连层在功能上与目标专利中耦合电路的互连层是相同的。 |
| **技术特征I**：所述第一MOL互连层和所述第二MOL互连层被布置在所述电路与所述第一导电互连层之间。 | 对比文件未明确描述此类层级布置关系。其描述了在半导体衬底上形成多层互连。 | **未直接公开且未隐含公开**。目标专利该特征限定了第一、第二MOL互连层位于电路（例如，FEOL器件）和第一导电互连层（例如，BEOL的M1层）之间的特定空间位置关系。对比文件没有公开“MOL互连层”这一概念，也没有描述其互连层（Cu wiring 50）与底层电路（半导体元件）及上层互连之间的这种特定层级排序。对比文件仅一般性地提及互连用于连接元件，但未揭示目标专利所要求保护的具体三维堆叠结构。 |
| **技术特征J**：其特征在于，所述第一通孔的长度不同于所述第二通孔的长度。 | 对比文件未提及或比较不同通孔的长度。 | **未直接公开且未隐含公开**。对比文件完全没有涉及通孔“长度”这一参数，更没有对不同通孔的长度进行比较。该特征是目标专利的附加技术效果（由于连接不同层级的MOL互连层，自然导致通孔长度不同），但对比文件没有提供任何相关信息。 |
| **技术特征K**：其特征在于，所述第一通孔的电阻不同于所述第二通孔的电阻。 | 对比文件未提及或比较不同通孔的电阻。 | **未直接公开且未隐含公开**。对比文件完全没有涉及通孔“电阻”这一参数，也没有对不同通孔的电阻进行比较。虽然使用不同材料（特征G）可能导致电阻不同，但由于特征G本身未被公开，且对比文件未提及电阻，因此该特征无法从对比文件中得出。 |
| **技术特征L**：其特征在于，所述第一导电材料是钨并且所述第二导电材料是铜。 | 对比文件仅公开铜（Cu）作为导电材料。 | **未直接公开且未隐含公开**。对比文件只公开了使用铜（Cu）。虽然钨（W）是本领域公知的另一种互连材料，但对比文件本身完全没有提及钨，更没有将钨和铜组合使用在不同通孔中。因此，该具体材料组合方案未被公开。 |
| **技术特征M**：其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于所述第一通孔的纵横比来选择的。 | 对比文件未提及根据通孔纵横比选择导电材料。 | **未直接公开且未隐含公开**。目标专利说明书[0024]、[0028]段解释了纵横比对材料选择（如钨适合高纵横比，铜适合较低纵横比）的影响。对比文件虽然涉及通孔/沟槽的制造，但从未将“纵横比”作为选择导电材料（Cu）的依据进行讨论。其选择Cu主要是为了降低电阻（见背景技术），与纵横比无关。 |
| **技术特征N**：其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于耦合到所述第一MOL互连层和所述第二MOL互连层之一的所述电路来选择的。 | 对比文件未提及基于所连接的电路来选择通孔材料。 | **未直接公开且未隐含公开**。对比文件没有公开根据所连接电路的特性（如时序要求、关键路径等）来选择不同通孔材料的技术思想。其材料选择（Cu）是基于降低互连电阻这一普遍目的，而非针对特定电路。 |
| **技术特征O**：其特征在于，所述半导体器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。 | 对比文件未提及具体应用设备。 | **未直接公开且未隐含公开**。对比文件描述了一种通用的半导体器件及其制造方法，没有具体限定其最终集成的产品类型。虽然本领域技术人员知道半导体器件可用于各种电子设备，但对比文件本身并未公开将其集成到所列出的任何具体设备中。该特征属于应用领域的限定，未被对比文件公开。 |
<<<h>>>