对比文件名称：2004-01-08_WO2004003759A_发明申请_WO2004003759A1 APPLICATION PROCESSORS AND MEMORY ARCHITECTURE FOR WIRELESS APPLICATIONS
目标专利名称：双处理器系统的存储器存取CN107111577B
模型名称：DeepSeek-R1
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其中，所述存储器被用作两个处理器针对指令和数据的公共存储器，《直接公开》 | [p0021] The memories 102 are shown overlapping to indicate they have same address bus (AB), data bus (DB) and controls (CB) connected between the memories and the baseband processor 101 and they may have individual chip selects (CSB) connected from the baseband processor. [p0020] The present invention provides a mechanism to share memory between the baseband device and application processors... | 对比文件明确公开了基带处理器和应用处理器共享存储器子系统（memory sub-system），该存储器子系统包含非易失性和易失性存储器，用于存储指令和/或数据（如[p0021]提及存储boot code, runtime data, downloaded applications）。因此，存储器被用作两个处理器（基带处理器和应用处理器）针对指令和数据的公共存储器。此特征在对比文件中被直接公开。 |
| **技术特征B**：并且两个处理器从所述存储器获取它们的指令，《直接公开》 | [p0021] Typically, boot code and other resident software would reside in the non-volatile memory such as NOR Flash or as ROM and the runtime data and/or down loaded application(s) would run from volatile memory. [p0027] The application processors 103, 201 , 203 and 301 have internally the necessary mechanisms to execute applications. ... including associated caches for instructions and data or a unified cache. | 对比文件[p0021]描述了非易失性存储器（如NOR Flash）中驻留启动代码和常驻软件，运行时数据或下载的应用程序从易失性存储器运行。这隐含了处理器（基带处理器和应用处理器）需要从这些共享的存储器中获取指令来执行。[p0027]进一步说明应用处理器包含用于指令和数据的缓存，这直接表明应用处理器需要从存储器获取指令。因此，两个处理器从共享存储器获取指令的特征被直接公开。 |
| **技术特征C**：在所述第二处理器处从所述第一处理器接收将存储到所述存储器的数据，《隐含公开》 | [p0026] In one embodiment, the communication buffer is a dual port memory or a single port memory implemented as a dual port memory, embedded in the application processor. ... This enables the baseband to operate concurrently with the application processor 103. [p0030] The communications buffers are divided into two segments, the first segment is for the baseband processor to write and the second segment is for the baseband processor to read. The application processor reads the first segment and writes into the second segment. | 对比文件描述了基带处理器和应用处理器之间通过通信缓冲区（communication buffer）交换数据和消息的机制（[p0026], [p0030]）。应用处理器（相当于第二处理器）从由基带处理器（相当于第一处理器）写入的缓冲区段中读取数据。虽然未明确描述该数据是“将存储到存储器的数据”，但本领域技术人员可以合理推断，处理器间通信的数据可能包括需要存储到共享存储器的数据。因此，该特征被对比文件隐含公开。 |
| **技术特征D**：由所述第二处理器禁用所述第一处理器的操作，《隐含公开》 | [p0043] In one embodiment, when the application processor is accessing the memory sub-system and the baseband processor begins its access to the memory sub-system ... the application processor asserts the WAIT signal to the baseband processor, or de-asserts the READY signal to the baseband processor depending on which type of signal is supported by the baseband processor. These signals would stall the baseband processor while the application processor completes its access. | 对比文件[p0043]公开了当应用处理器（第二处理器）正在访问存储器时，若基带处理器（第一处理器）也请求访问，应用处理器可以通过断言WAIT信号或取消断言READY信号来使基带处理器暂停（stall）。这种“暂停”操作实质上等同于临时禁用基带处理器的操作（使其等待），以避免存储器访问冲突。这符合目标专利中“禁用第一处理器的操作”以实现存储器访问协调的目的。因此，该特征被对比文件隐含公开。 |
| **技术特征E**：禁用所述第二处理器的中断，《未公开》 | 未找到相关描述。 | 对比文件全文未提及应用处理器（第二处理器）在访问存储器时禁用自身中断的技术特征。对比文件中协调存储器访问的核心机制是通过硬件信号（如WAIT/READY）控制基带处理器访问，或通过中止自身访问（abort）来让路（[p0034]），并未涉及禁用应用处理器自身的中断。因此，该特征未被对比文件公开。 |
| **技术特征F**：由所述第二处理器将所述数据存储到所述存储器，《直接公开》 | [p0034] Figure 2a illustrates an application processor 201 inserted in the path between the baseband processor and its memory sub-system 102. For the baseband processor to access the memory sub-system it has to pass-through the application processor. ... the application processor 201 will immediately abort its current access in order to allow the baseband processor to pass-through. | 对比文件图2a及对应描述公开了应用处理器（第二处理器）位于基带处理器和存储器子系统之间。应用处理器自身可以进行存储器访问（读/写）。虽然描述重点在于应用处理器如何让路给基带处理器访问，但应用处理器作为能够访问存储器的实体，其将数据写入存储器的能力是本领域技术人员的公知常识，且[p0034]明确提到了“the application processor is accessing memory”，该访问包括写操作。因此，由第二处理器（应用处理器）将数据存储到存储器的技术特征被直接公开。 |
| **技术特征G**：启用所述第二处理器的中断，《未公开》 | 未找到相关描述。 | 同技术特征E，对比文件未提及应用处理器（第二处理器）的中断启用操作。因此，该特征未被对比文件公开。 |
| **技术特征H**：以及启用所述第一处理器。《隐含公开》 | [p0043] ... the application processor, after having finished its access, would keep the WAIT signal asserted or the READY signal de-asserted. ... Thereafter, the application processor would de-assert WAIT signal or assert READY signal to the baseband processor. Thus, when the WAIT signal is de-asserted or the READY signal is asserted, the baseband processor would get valid data. | 对比文件[p0043]公开了应用处理器（第二处理器）在完成其访问或代表基带处理器完成访问后，会取消断言WAIT信号或断言READY信号，从而使基带处理器（第一处理器）能够继续操作（获取有效数据）。这一操作相当于“启用第一处理器”，使其从被暂停（stall）的状态恢复。因此，该特征被对比文件隐含公开。 |
| **技术特征I**：还包括以下的步骤：确定所述第一处理器被禁用的时段。《未公开》 | 未找到相关描述。 | 对比文件虽然描述了通过WAIT/READY信号使基带处理器等待（相当于临时禁用），但未公开任何监测或确定该禁用时段（duration）的步骤。目标专利中此特征用于后续判断是否超时重置。对比文件未涉及此时间监测功能。因此，该特征未被对比文件公开。 |
| **技术特征J**：还包括以下的步骤：如果所述时段大于门限，则执行所述第一处理器的重置。《未公开》 | 未找到相关描述。 | 对比文件未公开基于禁用时段门限对第一处理器（基带处理器）执行重置的步骤。因此，该特征未被对比文件公开。 |
| **技术特征K**：还包括以下的步骤：使用所述第二处理器，监测所述第一处理器的状态。《未公开》 | [p0044] The application processors 103, 201 , 203 and 301 include logic to detect the baseband processor requiring access while the application processors are accessing the memory sub-system. The application processors also include state machines to at least partially manage the memory access on behalf of the baseband. | 对比文件[p0044]公开了应用处理器（第二处理器）包含逻辑和状态机来检测基带处理器（第一处理器）的访问请求并管理访问，这涉及监测基带处理器发出的访问信号（如CSB）。然而，这种“监测”是针对基带处理器对存储器的访问请求或活动，而非目标专利中广义的“第一处理器的状态”（例如，处理器是否响应、是否正常运行等）。目标专利中的“监测状态”与跟踪处理器的恢复和重置机制相关，对比文件的监测目的和内容不同。因此，该特征未被对比文件公开。 |
| **技术特征L**：还包括以下的步骤：如果所述第一处理器的所述状态在超过门限时间的时间内都没有发生改变，则执行对所述第一处理器的重置。《未公开》 | 未找到相关描述。 | 对比文件未公开基于第一处理器状态未改变的时间门限来执行重置的步骤。因此，该特征未被对比文件公开。 |
| **技术特征M**：其中，所述系统是GNSS接收器，以及所述第一处理器在执行跟踪操作。《未公开》 | 未找到相关描述。 | 对比文件涉及无线应用（如蜂窝电话）中的基带处理器和应用处理器，未提及全球导航卫星系统（GNSS）接收器，也未提及第一处理器执行跟踪操作。因此，该特征未被对比文件公开。 |
| **技术特征N**：其中，所述门限是50ms。《未公开》 | 未找到相关描述。 | 对比文件未提及任何50ms的门限值。因此，该特征未被对比文件公开。 |
| **技术特征O**：其中，所述门限时间是2秒。《未公开》 | 未找到相关描述。 | 对比文件未提及任何2秒的门限时间值。因此，该特征未被对比文件公开。 |
| **技术特征P**：其中，所述第一处理器和所述第二处理器处于单个集成电路封装中。《隐含公开》 | [p0026] It is possible to mechanically stack the application processor 103 and the memory sub-system 104 into one package 105. [p0051] In one embodiment the application processors 103, 201 , 203 and/or 301 and at least some or all of the memory sub-system/s are in a stack package where the application processor and memory dies are stacked in a package. | 对比文件[p0026]和[p0051]公开了应用处理器和存储器子系统可以集成在一个堆叠封装（stack package）中。虽然此处主要描述处理器与存储器的堆叠，但本领域技术人员结合对比文件整体内容（基带处理器与应用处理器协同工作）可以合理推断，将两个处理器（基带处理器和应用处理器）集成在单个集成电路封装内是实现小型化、高集成度无线设备（如蜂窝电话）的常规技术手段。因此，该特征被对比文件隐含公开。 |
| **技术特征Q**：还包括以下的步骤：在禁用所述第一处理器之前，确定所述第一处理器的稳定性，并且仅在其稳定时，才禁用所述处理器。《未公开》 | 未找到相关描述。 | 对比文件未公开在禁用（或暂停）基带处理器（第一处理器）之前，先确定其稳定性的步骤。目标专利中此步骤旨在确保GNSS跟踪操作在稳定时进行存储以避免中断，是对特定应用场景的优化。对比文件未涉及此类稳定性检查。因此，该特征未被对比文件公开。 |
| **技术特征R**：其中，确定所述第一处理器的所述稳定性包括：将连续位置计算的数量与门限进行比较，其中，如果连续位置计算的所述数量超过所述门限，则确定所述第一处理器是稳定的。《未公开》 | 未找到相关描述。 | 对比文件未涉及位置计算，也未涉及通过连续位置计算数量来判断处理器稳定性的方法。这是目标专利针对GNSS接收器应用的特定技术。因此，该特征未被对比文件公开。 |
| **技术特征S**：其中，确定所述第一处理器的所述稳定性包括：将自从所述处理器上一次被禁用以来的时间与门限进行比较，其中，如果所述时间大于所述门限，则确定所述第一处理器是稳定的。《未公开》 | 未找到相关描述。 | 对比文件未涉及基于上次禁用时间间隔来判断处理器稳定性的方法。因此，该特征未被对比文件公开。 |
| **技术特征T**：其中，确定所述第一处理器的所述稳定性包括：验证在下一调度事件之前有足够的时间来完成对所述数据的存储。《未公开》 | 未找到相关描述。 | 对比文件未涉及验证在下一调度事件之前是否有足够时间完成数据存储的步骤。因此，该特征未被对比文件公开。 |
| **技术特征U**：还包括以下的步骤：向要被存储的数据分配优先级，并且以至少部分地按照所述优先级规定的顺序来存储数据。《未公开》 | 未找到相关描述。 | 对比文件未涉及向待存储数据分配优先级并按优先级顺序存储的步骤。因此，该特征未被对比文件公开。 |
<<<A>>><<<B>>><<<F>>><<<c>>><<<d>>><<<h>>><<<p>>>