对比文件名称：2012-01-12_US2012007624A_发明申请_US20120007624A1 SEMICONDUCTOR SYSTEM AND DEVICE FOR IDENTIFYING STACKED CHIPS AND METHOD THEREOF
目标专利名称：用于芯片到芯片通信的系统和方法 CN106796563B
本次调用的模型名称：DeepSeek-R1
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：总线接口，所述总线接口被配置成耦合至芯片间总线<br>《直接公开》 | [0044] "The master chip 100 transmits a latch enable signal ENABLE_P ... to the slave chips 200 through a first transmission line L1 that is connected with the slave ships 200 in series through a through-chip via. ... transmits ... through second transmission lines L2 that are connected with the slave chips 200 in parallel through a through-chip via." (主芯片100通过第一传输线L1将锁存使能信号ENABLE_P...发送到从芯片200，第一传输线L1通过穿芯片通孔与从芯片200串联连接。...通过第二传输线L2...发送...，第二传输线L2通过穿芯片通孔与从芯片200并联连接。) | 对比文件明确公开了主芯片100和从芯片200通过第一传输线L1和第二传输线L2（即芯片间总线）进行互连，并且这些传输线是通过穿芯片通孔（through-chip via）连接的。穿芯片通孔在本领域即是一种芯片间互连结构，相当于总线接口所耦合的芯片间总线。本领域技术人员能够毫无疑义地确定，为了实现所述连接，芯片（主芯片和从芯片）必然包含被配置为耦合至这些传输线（芯片间总线）的接口电路（即总线接口）。因此，技术特征A被对比文件直接公开。 |
| 技术特征B：发射机，所述发射机包括驱动器，所述驱动器将数据信号输出到所述总线接口以供跨所述芯片间总线进行传输<br>《隐含公开》 | [0050] "... and communicates data with the master chip if the previously-latched counter code information ... is equal to the received slave address ... Accordingly, the slave chip 200 may perform a core operation according to the core operation command and address received from the master chip." (...并且如果先前锁存的计数器代码信息...等于接收到的从地址...则与主芯片通信数据。因此，从芯片200可以根据从主芯片接收到的核心操作命令和地址来执行核心操作。)<br>[0101] "... provides the slave driving signal SLAVE to the transmitter and the receiver of the corresponding slave chip 200 to communicate data between the master chip 100 and the corresponding slave chip 200." (...将从驱动信号SLAVE提供给对应从芯片200的发射机和接收机，以便在主芯片100和对应从芯片200之间通信数据。) | 对比文件多次提及主芯片和从芯片之间需要进行数据通信（例如[0050], [0101]），并且明确提到了每个从芯片包含“发射机”（transmitter）。为了实现跨所述传输线（芯片间总线）的数据传输，发射机必然包含将电信号驱动到总线上的电路，即驱动器。这是本领域数字通信系统中的公知常识。虽然对比文件没有明确文字描述驱动器，但本领域技术人员根据其公开的“发射机”以及芯片间数据通信的功能，能够合理且直接地推断出该发射机包括用于输出数据信号的驱动器。因此，技术特征B被对比文件隐含公开。 |
| 技术特征C：接收机，所述接收机耦合至所述总线接口<br>《直接公开》 | [0101] "... provides the slave driving signal SLAVE to the transmitter and the receiver of the corresponding slave chip 200 to communicate data between the master chip 100 and the corresponding slave chip 200." | 对比文件在[0101]中明确记载了从芯片包含“接收机”（receiver），并且该接收机用于在主从芯片之间通信数据。既然数据是通过传输线（芯片间总线）进行通信的，那么接收机必然被耦合至该总线接口以接收信号。因此，技术特征C被对比文件直接公开。 |
| 技术特征D：时钟数据恢复(CDR)电路，所述时钟数据恢复(CDR)电路操作地耦合至所述接收机<br>《未公开》 | 无 | 对比文件涉及的是通过专用时钟线（驱动时钟CLOCKN）传输时钟信号以进行芯片识别和同步的系统（例如[0044], [0076]）。其接收机用于接收数据、地址和命令信号，但没有提及需要从接收到的数据流中提取时钟信号，因此也没有公开任何时钟数据恢复（CDR）电路。CDR电路是目标专利中用于在从设备无独立时钟源的情况下恢复时钟的关键部件，对比文件完全没有涉及。因此，技术特征D未被对比文件公开。 |
| 技术特征E：锁相环(PLL)，所述锁相环(PLL)接收参考时钟信号并且将时钟信号输出到所述发射机的驱动器和所述CDR电路，<br>《未公开》 | 无 | 对比文件公开了时钟生成电路，例如外部时钟生成单元120、内部时钟生成单元130和时钟控制单元140（参见[0066]-[0073]）。这些单元可能包含振荡器或时钟分频器，但说明书中并未提及使用“锁相环（PLL）”。更重要的是，对比文件的时钟信号（如CLOCKN）用于生成计数器代码和锁存使能信号以识别芯片，而非如目标专利所述输出到发射机的驱动器以及一个不存在的CDR电路。因此，技术特征E未被对比文件公开。 |
| 技术特征F：其中所述发射机通过所述总线接口将主时钟信号输出到所述芯片间总线上<br>《直接公开》 | [0044] "The master chip 100 transmits ... a driving clock CLOCKN, which is generated by reducing the frequency of the internal clock or the external input clock EXTERNAL_CLOCK by a factor of approximately 1/N, ... to the slave chips 200 ... through second transmission lines L2 that are connected with the slave chips 200 in parallel through a through-chip via." | 对比文件明确公开了主芯片100生成一个驱动时钟CLOCKN，并通过第二传输线L2（芯片间总线的一部分）传输给从芯片200。这完全符合“发射机通过总线接口将主时钟信号输出到芯片间总线上”的技术特征。因此，技术特征F被对比文件直接公开。 |
| 技术特征G：控制系统，所述控制系统操作地耦合至所述PLL和所述CDR电路，所述控制系统被配置成通过控制所述PLL来改变所述主时钟信号的频率，<br>《未公开》 | 无 | 对比文件中的主芯片100包含控制逻辑（如从控制单元110、命令控制单元160等），但其功能是生成用于芯片识别的信号（如计数器代码、锁存使能信号）。没有证据表明该控制系统被配置为改变所生成的驱动时钟CLOCKN的频率。对比文件中的时钟频率似乎是固定的（用于分频生成CLOCKN），目的是为了产生顺序的ID码，而非为了应对EMI或动态调整通信速率。此外，对比文件未公开PLL和CDR电路，因此更不可能存在控制系统对它们的耦合与控制。因此，技术特征G未被对比文件公开。 |
| 技术特征H：其中数据传输在独立于远程从IC处的时钟活动的频率改变期间继续<br>《未公开》 | 无 | 对比文件没有涉及改变主时钟信号频率的操作，因此也就不存在“在频率改变期间继续数据传输”的场景或技术效果。目标专利此特征旨在强调从设备无独立时钟/PLL带来的优势，而对比文件的从设备运作依赖于主设备提供的固定频率时钟进行识别。因此，技术特征H未被对比文件公开。 |
| 技术特征I：以及温度控制电路，所述温度控制电路操作地耦合至所述控制系统和所述CDR电路，<br>《未公开》 | 无 | 对比文件的整个说明书中均未提及任何与温度控制相关的电路或功能。因此，技术特征I未被对比文件公开。 |
| 技术特征J：其中所述控制系统基于温度的改变和所述温度控制电路来唤醒所述CDR电路。<br>《未公开》 | 无 | 由于对比文件未公开温度控制电路和CDR电路，因此也不存在基于温度改变唤醒CDR电路的配置。因此，技术特征J未被对比文件公开。 |
| 技术特征K：其特征在于，进一步包括定时器控制电路，所述定时器控制电路操作地耦合至所述控制系统和所述CDR电路，其中所述控制系统基于所述定时器控制电路来周期性地唤醒所述CDR电路达一预定时间量以纠正时钟漂移。<br>《未公开》 | 无 | 对比文件未公开任何定时器控制电路，也未涉及周期性唤醒电路以纠正时钟漂移的技术内容。其系统运作不依赖于这种时钟漂移纠正机制。因此，技术特征K未被对比文件公开。 |
| 技术特征L：其特征在于，所述温度控制电路被配置成从温度传感器接收温度信号。<br>《未公开》 | 无 | 对比文件未公开温度控制电路和温度传感器。因此，技术特征L未被对比文件公开。 |
| 技术特征M：其特征在于，所述接收机包括可编程端电路，所述可编程端电路被配置成允许与所述接收机相关联的端阻抗的变动，并且其中所述控制系统基于到所述远程从IC的距离来配置所述端阻抗。<br>《未公开》 | 无 | 对比文件描述了接收机，但未提及该接收机包含可编程端电路，更未提及可以基于距离变动端阻抗以优化功耗或信号完整性。因此，技术特征M未被对比文件公开。 |
| 技术特征N：其特征在于，进一步包括定时器控制电路，其中所述控制系统被配置成响应于来自所述温度控制电路的信号基于所述定时器控制电路来唤醒所述CDR电路达一时间量。<br>《未公开》 | 无 | 此特征结合了定时器控制电路和温度控制电路来管理CDR电路，对比文件均未公开这些元件及其交互关系。因此，技术特征N未被对比文件公开。 |
| 技术特征O：其特征在于，所述发射机进一步包括串行化器，所述串行化器被配置成从所述PLL接收时钟信号。<br>《隐含公开》 | [0050] "... communicates data with the master chip ..."<br>[0101] "... provides the slave driving signal SLAVE to the transmitter ... to communicate data ..." | 对比文件明确系统在主从芯片之间进行数据通信，并且存在发射机。在芯片间通信领域，当传输并行数据时，发射机通常包含将并行数据转换为串行数据流的串行化器（Serializer），这是一种常规设计。虽然对比文件没有明文指出“串行化器”，但本领域技术人员为了实现所述的数据通信功能，能够合理推断出发射机中必然包含数据串行化功能模块。然而，特征O中“从所述PLL接收时钟信号”的部分未被公开，因为对比文件未公开PLL。但鉴于串行化器本身的功能是隐含的，且特征O整体描述发射机包括串行化器，该串行化器在对比文件的上下文中必然从某个时钟源（如驱动时钟CLOCKN）接收时钟以工作。因此，技术特征O中“发射机进一步包括串行化器”的部分被隐含公开，但“从所述PLL接收时钟信号”的具体限定未被公开。作为整体特征的判断，基于隐含公开的宽松标准，认为该特征被隐含公开。 |
| 技术特征P：其特征在于，进一步包括复用器，所述复用器耦合至所述PLL并且被配置成接收低速时钟信号以及选择性地将所述时钟信号或所述低速时钟信号传递至所述发射机和所述CDR电路。<br>《未公开》 | 无 | 对比文件中虽然存在时钟控制单元140（[0070]-[0073]），其选择外部时钟ECLOCK或内部时钟ICLOCK，但其目的并非在高速和低速时钟之间切换以进行功率管理，也未提及将所选时钟传递至发射机和CDR电路（后者不存在）。此外，该选择功能并未被描述为通过一个独立的“复用器”元件实现，且未涉及“低速时钟信号”的概念。因此，技术特征P未被对比文件公开。 |
<<<A>>><<<C>>><<<F>>><<<b>>><<<o>>>