对比文件名称：2012-01-12_WO2012006468A_发明申请_WO2012006468A1 METHODS AND SYSTEMS FOR REPLACEABLE SYNAPTIC WEIGHT STORAGE IN NEURO-PROCESSORS
目标专利名称：用于神经模拟器的共享存储器架构CN105637541B
本次调用的模型名称：未提供
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：执行对人工神经系统的多个人工神经元的模拟<br>**《直接公开》** | [0019] The neural system 100 may be emulated by a neuro-processor and utilized in a large range of applications, such as pattern recognition, machine learning and motor control. Each neuron of the neural system 100 may be implemented as a neuron circuit within the neuro-processor chip. (神经系统100可由神经处理器仿真并用于大范围的应用，诸如模式识别、机器学习及电机控制。神经系统的每一神经元可被实现为神经处理器芯片内的神经元电路。) | 对比文件明确描述了使用神经处理器（neuro-processor）来仿真或模拟包含多个人工神经元（neuron circuits）的神经系统（neural system 100）。该仿真/模拟是神经处理器的核心功能，用于实现模式识别、机器学习等应用。这与目标专利权利要求中“执行对人工神经系统的多个人工神经元的模拟”的技术特征在内容上完全一致，其作用均是实现人工神经系统的功能模拟。本领域技术人员阅读对比文件后能毫无疑义地得出该技术方案。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**：基于正被模拟的人工神经元的状态或类型中的至少一者来确定正被模拟的所述人工神经系统的所述人工神经元中的每一者的存储器资源需求<br>**《未公开》** | [0023] Typically, there may be about 100 synapses per neuron, which may correspond to approximately 10^6 synapses for the exemplary processor comprising 10^4 neuron circuits... If, for example, six bits are utilized per synaptic weight, then a total storage capacity of 6Mbits may be required. (通常，每个神经元可能有大约100个突触，对于包含10^4神经元电路的示例性处理器，这可能对应大约10^6个突触...例如，如果每个突触权重使用六位，则可能需要6M比特的总存储容量。) | 对比文件仅公开了基于神经处理器中神经元和突触的固定数量关系（如每个神经元100个突触），以及每个突触权重的位数，来计算整个系统所需的**突触权重**总存储容量。这属于对整个系统静态存储需求的估算，而非目标专利所要求的“基于正被模拟的**人工神经元的状态或类型**”来确定**每个人工神经元**的存储器资源需求。目标专利的“存储器资源需求”针对的是神经元自身状态等数据的存储，其确定是动态且个体化的，作用在于为后续精细化的动态内存分配提供依据。对比文件完全没有提及基于神经元状态或类型来个体化确定其存储需求，也未给出任何启示。因此，技术特征B未被对比文件公开。 |
| **技术特征C**：在所述模拟期间在所述存储器资源需求改变时基于所述对存储器资源需求的确定来动态地向所述人工神经元分配共享存储器池的各部分<br>**《未公开》** | [0025] Once the learning process is finished, all trained synaptic weights may be fully stored into the external memory chip 206. (一旦学习过程完成，所有训练后的突触权重可被完全存储到外部存储器芯片206中。)<br>[0028] ...a permanent memory comprising all trained synaptic weights fully determining the processor functionality may be external and implemented as the separate memory chip 206. (...包含完全决定处理器功能的所有训练后突触权重的永久存储器可以是外部的，并实现为单独的存储器芯片206。) | 对比文件公开的是在训练过程完成后，将完整的、固定的突触权重集合存储到外部的、可替换的存储器芯片中。这是一种静态的、一次性的存储分配，用于固化处理器的功能。它没有涉及在系统**模拟运行期间**，根据可能**变化的**“存储器资源需求”来动态地分配一个“共享存储器池”的各个部分给各个人工神经元。目标专利的特征C强调“动态分配”和“共享池”的概念，其作用在于提高内存利用的灵活性和效率。对比文件的技术方案与之有本质不同，也未提供任何实现动态分配的启示。因此，技术特征C未被对比文件公开。 |
| **技术特征D**：其中所述共享存储器池被实现为分布式架构<br>**《未公开》** | [0022] A synaptic memory 206 may be implemented as a separate and external removable memory, which may be connected to a neuro-processor 202 through an interface circuit 204. (突触存储器206可实现为独立的、外部的可移除存储器，其可通过接口电路204连接到神经处理器202。) | 对比文件公开的“突触存储器”是一个单独的、外部的存储器芯片（206），通过接口（204）与神经处理器（202）连接。这是一种集中式的、外挂的存储方案，并非目标专利所描述的“分布式架构”。目标专利的“分布式架构”暗示了存储器池由多个可能分散的、可协同工作的存储单元（如存储器组）构成。对比文件没有描述其存储器具有分布式、多组件协同的结构特征。因此，技术特征D未被对比文件公开。 |
| **技术特征E**：所述分布式架构包括存储器组、写客户机、读客户机以及将所述存储器组与所述写客户机和所述读客户机对接的路由器<br>**《未公开》** | [0022] ...connected to a neuro-processor 202 through an interface circuit 204. The interface 204 may comprise a bus... (...通过接口电路204连接到神经处理器202。接口204可包括总线...) | 对比文件仅提到连接神经处理器和外部存储器的“接口电路”或“总线”。它没有提及“存储器组”、“写客户机”、“读客户机”、“路由器”这些构成特定分布式共享存储器架构的具体组件。目标专利的特征E定义了其共享存储器池内部的具体互联和访问结构。对比文件完全没有公开这些结构特征。因此，技术特征E未被对比文件公开。 |
| **技术特征F**：以及针对每个人工神经元，经由所述写客户机和所述读客户机来访问在所述模拟期间分配给该人工神经元的所述共享存储器池的部分<br>**《未公开》** | [0022] The interface bus may be designed to carry the synaptic weights data in both directions, as well as commands such as “memory write,” “memory read,” and “address.” (接口总线可设计为承载双向的突触权重数据，以及诸如“存储器写”、“存储器读”和“地址”等命令。) | 对比文件描述了通过总线接口在神经处理器和外部存储器之间传输突触权重数据和命令。这是对整个外部存储器的读写访问，目的是加载或保存所有的突触权重。它并非“针对每个人工神经元”去访问“分配给该人工神经元”的特定内存部分，也没有通过“写客户机”和“读客户机”这样的特定逻辑实体来访问。目标专利的特征F是其分布式架构下的具体访问方式。对比文件未公开此特征。因此，技术特征F未被对比文件公开。 |
| **技术特征G**：其特征在于，所述共享存储器池的至少一部分包括位于与所述人工神经系统模拟器的处理器不同的芯片上的存储器<br>**《直接公开》** | [0020] Certain embodiments of the present disclosure support implementation of the synaptic weight memory on a separate external chip from the main neuro-processor chip. (本公开的某些实施例支持在与主神经处理器芯片分开的外部芯片上实现突触权重存储器。)<br>[0022] A synaptic memory 206 may be implemented as a separate and external removable memory... (突触存储器206可实现为独立的、外部的可移除存储器...) | 对比文件明确且多次强调了将存储（突触权重）的存储器实现在与神经处理器（即模拟器处理器）芯片分离的、外部的、单独的芯片上。这与目标专利技术特征G“共享存储器池的至少一部分包括位于与人工神经系统模拟器的处理器不同的芯片上的存储器”在技术方案上完全吻合。其作用都是将部分存储资源置于处理器芯片之外。本领域技术人员能够毫无疑义地从对比文件中得出该技术方案。因此，技术特征G被对比文件直接公开。 |
| **技术特征H**：其特征在于，所述分配包括基于所述确定来改变分配给所述人工神经元的所述共享存储器池的量<br>**《未公开》** | 无相应公开内容。 | 目标专利的特征H限定了分配行为包含“改变”分配给人工神经元的存储量，这与其动态分配的特征（特征C）紧密相关。如前述对特征B和C的分析，对比文件仅公开了静态的、固定的存储分配（所有突触权重存储到外部芯片），完全没有涉及在模拟过程中基于任何确定来动态改变（增加或减少）分配给单个神经元的存储量。因此，技术特征H未被对比文件公开。 |
<<<A>>><<<G>>>