**对比文件名称**：2014-05-13_US8725658B_发明授权_US08725658B2 Elementary network description for efficient memory management in neuromorphic systems
**目标专利名称**：206用于神经模拟器的共享存储器架构CN105637541B
**本次调用模型名称**：特征比对分析模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：《直接公开》** | [0040] “Embodiments of the present invention will now be described in detail with reference to the drawings, which are provided as illustrative examples so as to enable those skilled in the art to practice the invention.” <br> [0041] “Certain embodiments of the invention provide systems and methods for managing memory in a processing system. The methods may comprise allocating memory among a plurality of elements and configuring rules for each element.” <br> [0129] “In one example, the motor interface comprises a motor interface configured to control an external robotic apparatus.” | 对比文件明确描述了一个用于模拟神经系统的处理系统，该系统包含多个元素（如神经元、突触）并为其分配内存。例如，说明书从[0040]开始详细描述了本发明的实施例，[0041]指出提供了用于管理处理系统中内存的系统和方法，包括在多个元素之间分配内存。这实质上就是在执行对人工神经系统（如神经元网络）的模拟。因此，本领域技术人员能够毫无疑义地得出对比文件公开了执行对人工神经系统的多个人工神经元的模拟。 |
| **技术特征B：《隐含公开》** | [0065] “unit_class_id... These object names are used by the neuronal model as names of vectors to refer to the units...” <br> [0074] “initialization sets the initial values of all variables and parameters of the unit. E.g., ‘float v=0; float u=0; float g_AMPA=0;’. Different unit classes may have a different number of synaptic conductances and different variable names.” <br> [0140]-[0142] 描述了从 `simple_model` 类继承创建 `complex_model` 类，并添加了额外变量‘w’。 | 对比文件详细描述了不同“单元类”（`unit_class`）的定义，每个类有自己的初始化部分，声明了该类神经元实例所需的变量（如v, u, I等），并且明确指出不同单元类可能具有不同数量的变量和不同的变量名（[0074]）。例如，[0140]-[0142]展示了通过继承创建更复杂的神经元模型并添加额外状态变量‘w’。这表明在定义神经元模型时，已经根据其类型（类）和所需的状态变量确定了其内存占用量。虽然对比文件没有明确使用“确定存储器资源需求”这一表述，但本领域技术人员在实施对比文件方案时，为了分配内存，必然需要根据单元类的定义（即其类型和状态变量）来确定每个单元实例所需的内存大小。这是一种隐含的、合理的推断。因此，技术特征B被对比文件隐含公开。 |
| **技术特征C：《未公开》** | [0041] “The methods may comprise allocating memory among a plurality of elements...” <br> [0337] “Certain embodiments of the invention provide systems and methods for managing memory in a processing system. Certain embodiments comprise allocating memory among a plurality of elements.” | 对比文件公开了在多个元素之间分配内存。然而，目标专利的技术特征C强调“在所述模拟期间在所述存储器资源需求改变时...动态地...分配”。这意味着分配行为发生在模拟运行过程中，并且是响应于需求变化的动态调整。对比文件描述的内存分配更可能发生在系统初始化、模型编译或加载阶段（例如，根据END描述分配内存），是一种静态或预分配。说明书全文中没有提及在模拟运行期间，根据需求变化（如神经元状态变化导致内存需求改变）而动态重新分配共享内存池的部分。因此，对比文件既未直接公开也未隐含公开技术特征C。 |
| **技术特征D：《直接公开》** | [0070] “FIG. 7 illustrates... where memory may be interfaced with individual distributed processing units...” <br> [0071] “FIG. 8 illustrates...based on distributed memory and distributed processing units...” <br> 图7和图8的说明文字明确提及了分布式内存和分布式处理单元。 | 对比文件的图7和图8及其对应说明（[0070], [0071]）明确解说了分布式内存架构。图7展示了共享存储器702通过互连网络704与分布式处理单元706对接；图8展示了分布式共享存储器802与分布式处理单元804。这直接公开了共享存储器池被实现为一种分布式架构。因此，技术特征D被对比文件直接公开。 |
| **技术特征E：《隐含公开》** | [0070] “FIG. 7 illustrates... where memory may be interfaced with individual distributed processing units...” <br> [0314] “FIG. 10 describes... the three basic structures of the END engine... The END engine handles the execution of the unit, doublet, and triplet rules and the access to the memories of these elements.” <br> 图7展示了一个共享存储器（Memory 702）通过互连网络（Interconnect Network 704）连接到多个处理单元（Processing Unit (Neuroprocessor) 706）。 | 对比文件图7所示的架构包含：存储器组（Memory 702）、处理单元（Processing Unit 706，它们作为访问存储器的客户机）、以及连接二者的互连网络（Interconnect Network 704）。虽然对比文件未明确使用“写客户机”、“读客户机”、“路由器”这些术语，但本领域技术人员能够理解，处理单元（客户机）需要通过某种互连机制（其功能等同于路由器）来读写共享存储器。这种分布式内存访问架构是计算机体系结构中的常见模式。因此，可以合理推断对比文件隐含公开了包含存储器组、客户机（处理单元）和路由连接（互连网络）的分布式架构。技术特征E被隐含公开。 |
| **技术特征F：《隐含公开》** | [0070] “FIG. 7 illustrates... where memory may be interfaced with individual distributed processing units...” <br> [0314] “...the END engine handles... the access to the memories of these elements.” | 结合技术特征D和E的分析，对比文件公开了分布式处理单元（可视为人工神经元或执行神经元计算的实体）通过互连网络访问共享/分布式存储器。虽然未明确描述“针对每个人工神经元...经由写客户机和读客户机来访问”，但每个处理单元（或每个模拟的神经元）为了存储和读取其状态变量，必然需要访问分配给它的内存部分。这种访问机制是图7所示架构的必然要求。因此，本领域技术人员可以合理推断出该技术特征。技术特征F被隐含公开。 |
| **技术特征G：《直接公开》** | [0129] “FIG. 10... the updated synaptic weights may be stored via a cache line interface 1004 in an off-chip memory (e.g., DRAM 1006).” <br> [0129] 明确指出更新后的突触权重通过高速缓存线接口存储在片外存储器（如DRAM）中。 | 对比文件图10及其说明（[0129]）明确描述了使用片外存储器（DRAM 1006），即位于与处理系统（或模拟器处理器）不同芯片上的存储器。这与目标专利中“共享存储器池的至少一部分包括位于与所述人工神经系统模拟器的处理器不同的芯片上的存储器”的特征完全相同。因此，技术特征G被对比文件直接公开。 |
| **技术特征H：《未公开》** | [0041] “The methods may comprise allocating memory among a plurality of elements...” <br> 全文未提及在模拟运行过程中基于需求变化而改变已分配给特定元素的内存量。 | 对比文件描述了在元素间分配内存，但未描述在模拟运行期间，根据已确定的需求变化（如技术特征B所确定的）来动态调整（增加或减少）已分配给特定人工神经元的内存份额。这种动态的、按需调整分配量的能力是目标专利强调的，而在对比文件中找不到对应描述或暗示。因此，技术特征H未被对比文件公开。 |
<<<A>>><<<D>>><<<G>>>
<<<b>>><<<e>>><<<f>>>