对比文件名称：2006-08-24_US2006186478A_发明申请_US20060186478A1 Method for optimising transistor performance in integrated circuits
目标专利名称：共享扩散标准单元架构CN104769718B
模型名称：专利创造性评估模型
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括跨所述单元延伸并且还延伸到所述单元外的N型扩散区域《直接公开》 | 说明书第[0015]段：...active areas include the diffusion... 第[0017]段：...two adjacent cells having an edge with corresponding NMOS (VSS) negative nets that lie on either side of the cell boundary form a continuous negative-channel diffusion 24. 第[0018]段：...filling of diffusion alters the overall diffusion profile of the adjacent cells. | 对比文件明确公开了“negative-channel diffusion 24”（负沟道扩散区，即N型扩散区域）的概念。为了优化性能、减少应力，对比文件教导了在识别出相邻单元具有连接到同一电源轨（如VSS）的扩散区后，在单元边界处填充额外的扩散区，将两个相邻单元的相应扩散区连接起来，形成连续的扩散区域（continuous negative-channel diffusion）。这意味着扩散区域是跨单元延伸的，并且由于连接跨越了单元边界，必然延伸到单元之外。因此，对比文件直接公开了“跨所述单元延伸并且还延伸到所述单元外的N型扩散区域”。 |
| 技术特征B：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域《直接公开》 | 说明书第[0015]段：...active areas include the diffusion... 第[0017]段：...the same process may be applied to the positive-channel 26 diffusion. | 对比文件同样公开了“positive-channel diffusion 26”（正沟道扩散区，即P型扩散区域）的概念。虽然其实施例主要示例了连接N型扩散区，但说明书明确指出相同的过程可以应用于P型扩散区（“the same process may be applied to the positive-channel 26 diffusion”）。本领域技术人员可以毫无疑义地理解，根据相同的原理，P型扩散区域也可以通过填充额外扩散区在相邻单元间连接，从而形成跨单元延伸并延伸到单元外的连续P型扩散区域。因此，该技术特征被对比文件直接公开。 |
| 技术特征C：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件《直接公开》 | 说明书第[0002]段：...active areas or components of the logic cell include negative-channel diffusion 24, positive-channel diffusion , and gate 34 layers. ...to form simple logic (NMOS and PMOS) gates... 第[0015]段：...The active areas include the diffusion , and gate areas 34. | 对比文件明确描述了逻辑单元的有源区域或组件包括扩散区和栅极层（gate 34 layers或gate areas 34）。这些栅极层（导电栅极）位于扩散区域之上，通过其与扩散区域的交叉形成NMOS和PMOS晶体管（即半导体器件），从而实现各种逻辑功能（如反相器、与非门等）。这完全对应于“在每个扩散区域之上的至少一个导电栅极，以创建半导体器件”。因此，该技术特征被对比文件直接公开。 |
| 技术特征D：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处《未公开》 | 未找到对应内容。 | 对比文件的核心在于通过连接相邻单元的扩散区来优化实际工作的晶体管性能，其栅极（gate）均为用于形成有效逻辑功能的导电栅极。对比文件全文未提及“虚设栅极”（dummy gate）或“虚设器件”（dummy device）的概念，也未教导或暗示在单元的相对边缘处设置一对专门用于创建（后被禁用）的器件。目标专利中设置虚设栅极对的目的，是在扩散区延伸出边界后，处理在单元边缘可能形成的潜在有效器件问题。而对比文件解决应力问题的思路完全不同，没有涉及在边缘设置此类特殊结构。因此，本领域技术人员无法从对比文件中直接或隐含地得出该技术特征。 |
| 技术特征E：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件《未公开》 | 未找到对应内容。 | 该技术特征依赖于技术特征D（虚设栅极/器件）的存在，其作用是通过导线连接电源来禁用虚设器件。对比文件确实公开了导线（如supply nets 18,20）将扩散区连接到电源轨（VDD, VSS），但其目的是为有效器件提供电源（VDD）或接地（VSS），而非“禁用”任何器件。由于对比文件未公开“虚设器件”，自然也不存在将其耦合到电源以“禁用”它的目的或配置。因此，该技术特征未被公开。 |
| 技术特征F：其中所述供电源在所述单元的一侧上《未公开》 | 说明书第[0015]段：...power and ground rails 14,16 (VDD,VSS). 附图1-3显示电源轨（VDD, VSS）位于单元行的上下两侧。 | 对比文件公开了电源轨（VDD）和接地轨（VSS）的存在。从附图1-3可以明确看出，这些电源/接地轨是沿着单元行（row of cells）的顶部和底部（或说两侧）平行布置的，为一行中的所有单元供电。图中并未显示或描述供电源仅位于单个单元的一侧。目标专利中“供电源在所述单元的一侧上”是其不对称一指单元架构的特定限制条件。对比文件未公开此限定。 |
| 技术特征G：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上《未公开》 | 未找到对应内容。 | 该技术特征是对虚设器件及其连接导线位置的具体限定，是技术特征D、E、F的组合与延伸。由于对比文件未公开“虚设器件”（D）、未公开为禁用而连接电源的导线（E）、也未公开供电源仅在一侧（F），因此本领域技术人员无法从对比文件中直接或隐含地得出“仅在一个边缘上布置被耦合禁用的虚设器件”这一具体布局特征。 |
| 技术特征H：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源《未公开》 | 未找到对应内容。 | 该技术特征进一步限定了在相对边缘上的虚设器件不被耦合（即不被禁用），与技术特征G共同定义了目标专利中不对称单元的特性。如前所述，对比文件未公开“虚设器件”以及为禁用而进行的特定电源耦合，也未公开供电源仅在一侧的架构。因此，这一关于未被耦合的虚设器件的具体位置特征，完全无法从对比文件中得出。 |
| 技术特征I：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触《未公开》 | 未找到对应内容。 | 该技术特征描述了第一导线与虚设栅极及特定扩散区域部分接触的具体连接结构。这是实现虚设器件禁用的一个具体物理实现方式。对比文件虽然公开了导线（supply nets）与扩散区域的连接（如第[0015]段），但未公开任何与“虚设栅极”的连接，更未公开导线同时接触虚设栅极和位于两个栅极之间的特定扩散区域部分这种结构。因此，该技术特征未被公开。 |
| 技术特征J：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极《未公开》 | 未找到对应内容。 | 对比文件公开了在每个扩散区域之上存在导电栅极（技术特征C），但并未明确公开“多个”导电栅极。附图1-3中所示的单元示例（如反相器、与非门）显示每个扩散区域上通常有少数几个栅极，但说明书文字部分并未将此作为必要或普遍特征进行描述。从逻辑单元库可能包含复杂逻辑门（如多输入门）的角度，可以推理一个单元内可能存在多个栅极。然而，为了严谨判断“直接公开”，即能否毫无疑义地得出“包括多个导电栅极”是该单元架构的必然或普遍特征，对比文件的公开内容尚不充分。其并未强调或要求每个扩散区域上必须有“多个”栅极。因此，该技术特征未被直接公开。考虑到隐含公开的宽松标准，可以认为对比文件展示的单元（如NAND门31）在单个扩散区域上具有多个栅极，因此本领域技术人员有可能从对比文件推理出单元可以包含“多个导电栅极”。但根据用户指令，此部分应在隐含公开判断中论述，而在直接公开判断中，结论为“未公开”。 |
| 技术特征K：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头《未公开》 | 未找到对应内容。 | 对比文件未提及“输出接头”（output tab）这一具体结构。输出接头是目标专利中用于连接内部节点与外部金属导线以实现信号输出的特定布局特征。虽然任何标准单元必然有输出连接，但对比文件并未描述或暗示其具体形态是布置在多个栅极之间的“接头”。附图1-3中显示有金属导线和通孔（vias 28）进行内部和外部连接，但并未明确标识出“输出接头”结构。因此，该技术特征未被公开。 |
| 技术特征L：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联《未公开》 | 未找到对应内容。 | 该技术特征涉及虚设栅极的具体结构——“经切割的虚设栅极对”，并明确每个切割后的部分与特定类型的扩散区相关联。这是目标专利中用于分别处理PMOS和NMOS虚设器件的特定设计。对比文件完全没有涉及“虚设栅极”，更未提及栅极被“切割”以及与特定扩散区单独关联的概念。因此，该技术特征未被公开。 |
| 技术特征M：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分《未公开》 | 未找到对应内容。 | 该技术特征是对技术特征L的进一步说明，定义了经切割的虚设栅极部分各自构成P型或N型虚设器件的一部分。这完全依赖于“经切割的虚设栅极”这一概念。由于对比文件未公开任何关于虚设栅极及其切割的内容，因此该技术特征也未被公开。 |
| 技术特征N：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件《未公开》 | 未找到对应内容。 | 该技术特征与特征E类似，但指定了连接到“接地”（GND/VSS）以禁用虚设器件。对比文件公开了接地轨（VSS）以及将扩散区连接到接地轨的导线（如negative nets 18），但其目的是为NMOS晶体管提供接地参考，使其正常工作，而非“禁用”器件。由于对比文件未公开“虚设器件”以及为禁用目的而进行的接地连接，因此该技术特征未被公开。 |
<<<A>>><<<B>>><<<C>>>