对比文件名称：2008-11-27_JP2008288268A_发明专利_JP2008288268A Semiconductor integrated circuit
目标专利名称：共享扩散标准单元架构CN104769718B
本次调用的模型名称：专利创造性评估模型
根据目标专利说明书和权利要求书，结合对比文件JP2008288268A的内容，现对技术特征的公开性进行比对评估如下：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用（翻译为中文） | 公开性论述 |
| **A：包括跨所述单元延伸并且还延伸到所述单元外的N型扩散区域《直接公开》** | [2] “また、標準セルの境界にダミーＭＯＳトランジスタを設けることにより、拡散領域を隣接する他の標準セルと連続化することができる。”（并且，通过在标准单元的边界设置虚设MOS晶体管，可以使扩散区域与相邻的其他标准单元连续化。） | 对比文件明确记载了通过在单元边界设置虚设晶体管，可以使扩散区域在相邻单元间连续化（連続化）。为了使扩散区域在相邻单元间连续，该扩散区域必然需要延伸到本单元的边界之外。本领域技术人员能够毫无疑义地得出，为了实现连续化，N型扩散区域（对应于对比文件中的“第2の拡散領域”）也必然是跨单元延伸并延伸到单元外的。因此，该技术特征被对比文件直接公开。 |
| **B：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域《直接公开》** | [2] “また、標準セルの境界にダミーＭＯＳトランジスタを設けることにより、拡散領域を隣接する他の標準セルと連続化することができる。”（并且，通过在标准单元的边界设置虚设MOS晶体管，可以使扩散区域与相邻的其他标准单元连续化。） | 同上所述，为了使扩散区域在相邻单元间连续，P型扩散区域（对应于对比文件中的“第1の拡散領域”）也必然是跨单元延伸并延伸到单元外的。因此，该技术特征被对比文件直接公开。 |
| **C：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件《直接公开》** | [2] “標準セル１は、第１の拡散領域２と第１のゲート電極３とを有するｐ型ＭＯＳトランジスタ４と、第２の拡散領域５と第２のゲート電極６とを有し…ｎ型ＭＯＳトランジスタ８と、を備える。”（标准单元1具备：具有第一扩散区域2和第一栅电极3的p型MOS晶体管4、以及具有第二扩散区域5和第二栅电极6的…n型MOS晶体管8。） | 对比文件明确记载了在P型扩散区域（第1の拡散領域）上设置有栅电极（第1のゲート電極）以形成p型MOS晶体管，在N型扩散区域（第2の拡散領域）上设置有栅电极（第2のゲート電極）以形成n型MOS晶体管。这完全对应于目标专利中“在每个扩散区域之上的至少一个导电栅极，以创建半导体器件”的技术特征。因此，该特征被直接公开。 |
| **D：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处《直接公开》** | [2] “さらに、標準セル１は、第２の境界線１００ｂで隣接する標準セル１ｂとの間を素子分離するためのダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂを備える。これらのダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂは、第２の境界線１００ｂ上に、ｐ型ＭＯＳトランジスタ４の第１の拡散領域２に隣接して配置された第３のゲート電極９ａ、９ｂを有する。” “さらに、標準セル１は、第２の境界線１００ｂで隣接する標準セル１ｂとの間を素子分離するためのダミーｎ型ＭＯＳトランジスタ１２ａ、１２ｂを備える。これらのダミーｎ型ＭＯＳトランジスタ１２ａ、１２ｂは、第２の境界線１００ｂ上に、ｎ型ＭＯＳトランジスタ８の第２の拡散領域５に隣接して配置された第４のゲート電極１１ａ、１１ｂを有する。” （此外，标准单元1具备用于与在第2边界线100b处相邻的标准单元1b进行元件分离的虚设p型MOS晶体管10a、10b。这些虚设p型MOS晶体管10a、10b具有在第2边界线100b上、与p型MOS晶体管4的第一扩散区域2相邻配置的第三栅电极9a、9b。此外，标准单元1具备用于与在第2边界线100b处相邻的标准单元1b进行元件分离的虚设n型MOS晶体管12a、12b。这些虚设n型MOS晶体管12a、12b具有在第2边界线100b上、与n型MOS晶体管8的第二扩散区域5相邻配置的第四栅电极11a、11b。） | 对比文件明确公开了在单元边界（第2の境界線100b）上设置虚设晶体管，包括虚设p型晶体管（其栅极为第3ゲート電極）和虚设n型晶体管（其栅极为第4ゲート電極）。这些虚设栅极分别布置在P型扩散区域和N型扩散区域之上（“隣接して配置された”意味着在扩散区域旁边，结合图示可知栅极跨越扩散区域）。从对比文件图1可以看出，虚设栅极9a、9b、11a、11b成对地布置在单元的左右两侧（即相对的边缘处）。因此，该技术特征被对比文件直接公开。 |
| **E：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件《直接公开》** | [2] “ダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂの第３のゲート電極９ａ、９ｂは、この第３のゲート電極９ａ、９ｂの標準セル１中心側の端部に接続された第１のコンタクト１３ａ、１３ｂにより電源配線１０１に接続されている。したがって、ダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂがオフするように、第３のゲート電極９ａ、９ｂに電源電位ＶＤＤが印加される。”（虚设p型MOS晶体管10a、10b的第三栅电极9a、9b，通过与这些第三栅电极9a、9b在标准单元1中心侧的端部连接的第一接触13a、13b，连接到电源配线101。因此，为了使虚设p型MOS晶体管10a、10b关闭，电源电位VDD被施加到第三栅电极9a、9b上。） | 对比文件明确记载了通过导线（第1のコンタクト）将虚设p型晶体管的栅极连接到电源配线（電源配線），目的是使该虚设晶体管关闭（オフ）。这完全对应于目标专利中“导线被配置成将虚设器件耦合到供电源以禁用该虚设器件”的技术特征。因此，该特征被直接公开。 |
| **F：其中所述供电源在所述单元的一侧上《未公开》** | 未发现相关记载。 | 目标专利中该特征限定了“一指单元”架构，即电源（PWR和GND）仅布置在单元的一侧（如图2所示）。对比文件中，电源配线（電源配線101）和接地配线（グランド配線102）通常被描述为在单元的上下两侧（例如图1中上下走向的配线），并非限定在“一侧”。该特定布局未被对比文件公开。 |
| **G：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上《未公开》** | 未发现相关记载。 | 该特征与特征F、H共同定义了目标专利的“不对称架构”，即只有一侧边缘的虚设器件被本单元的导线结扎。对比文件中，如图1所示，单元左右两侧边缘的虚设晶体管的栅极均被连接（左侧的9a、11a和右侧的9b、11b分别通过接触连接到电源或地），即两个边缘的虚设器件都被耦合，而非“仅一个边缘”。因此，该特征未被公开。 |
| **H：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源《未公开》** | 未发现相关记载。 | 该特征是“不对称架构”的另一体现，即相对边缘上的虚设器件在本单元内不被结扎。如特征G所述，对比文件中单元两侧的虚设器件均被连接，不存在一侧结扎、另一侧不结扎的情况。因此，该特征未被公开。 |
| **I：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触《未公开》** | 未发现相关记载。 | 目标专利该特征限定了导线（栅极结扎214）与虚设栅极208以及两者之间的扩散区域202部分同时接触的特定物理结构（见图2）。对比文件虽然公开了接触（コンタクト）连接栅极，但并未描述该接触还与扩散区域的特定部分接触。该具体的布局结构未被对比文件公开。 |
| **J：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极《隐含公开》** | [2] （以图7、图8的NAND单元为例）“標準セル５０１は、第１の拡散領域５０２ａ、５０２ｂと第１のゲート電極３ａとを有する第１のｐ型ＭＯＳトランジスタ４ａと、第１の拡散領域５０２ｂ、５０２ｃと第１のゲート電極３ｂとを有する第２のｐ型ＭＯＳトランジスタ４ｂと、を備える。”（标准单元501具备：具有第一扩散区域502a、502b和第一栅电极3a的第一p型MOS晶体管4a、以及具有第一扩散区域502b、502c和第一栅电极3b的第二p型MOS晶体管4b。） | 对比文件在实施例6及以后，公开了包含多个晶体管的复杂逻辑单元（如NAND、NOR）。在这些单元中，P型扩散区域之上有多个栅电极（如3a，3b），N型扩散区域之上也有多个栅电极（如6a，6b），以创建多个半导体器件。本领域技术人员根据对比文件公开的单元架构，能够直接且毫无疑义地得出，标准单元库中可以包含具有多个导电栅极的单元。因此，该技术特征被对比文件隐含公开。 |
| **K：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头《未公开》** | 未发现相关记载。 | 目标专利中的“输出接头”（output tab 204）是布置在多个有效栅极（206）之间的特定布局特征（见图2）。对比文件虽然公开了具有多个栅极的单元，但并未提及或图示在多个栅极之间设置“输出接头”这一具体布局结构。因此，该特征未被公开。 |
| **L：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联《未公开》** | 未发现相关记载。 | 目标专利该特征描述了虚设栅极被“切割”，形成分别与P型或N型扩散区域相关联的部分（见图2，经切割的虚设栅极208被多晶线切割掩模212分隔）。对比文件中，虚设p型晶体管和虚设n型晶体管是独立的、完整的晶体管，其栅极（第3ゲート電極和第4ゲート電極）是分开的，没有公开一个连续的虚设栅极被切割成分别关联不同扩散类型的“对”这一特定结构。因此，该特征未被公开。 |
| **M：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分《未公开》** | 未发现相关记载。 | 该特征是对特征L的进一步限定。如上所述，对比文件未公开“经切割的虚设栅极”这一前提特征，因此该从属特征自然也未被公开。 |
| **N：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件《直接公开》** | [2] “ダミーｎ型ＭＯＳトランジスタ１２ａ、１２ｂの第４のゲート電極１１ａ、１１ｂは、この第４のゲート電極１１ａ、１１ｂの標準セル１中心側の端部に接続された第２のコンタクト１４ａ、１４ｂによりグランド配線１０２に接続されている。したがって、ダミーｎ型ＭＯＳトランジスタ１２ａ、１２ｂがオフするように、第４のゲート電極１１ａ、１１ｂにグランド電位ＧＮＤが印加される。”（虚设n型MOS晶体管12a、12b的第四栅电极11a、11b，通过与这些第四栅电极11a、11b在标准单元1中心侧的端部连接的第二接触14a、14b，连接到接地配线102。因此，为了使虚设n型MOS晶体管12a、12b关闭，接地电位GND被施加到第四栅电极11a、11b上。） | 对比文件明确记载了通过导线（第2のコンタクト）将虚设n型晶体管的栅极连接到接地配线（グランド配線），目的是使该虚设晶体管关闭（オフ）。这完全对应于目标专利中“第二导线被配置成将虚设器件耦合到接地以禁用该虚设器件”的技术特征。因此，该特征被对比文件直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<N>>>