对比文件名称：2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors
目标专利名称：在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN105718419B
模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：所述方法包括：由所述次要处理器初始化与所述主要处理器的通信 <br> **《隐含公开》** | [0153] “...process 4300 signals SPU 4340 by writing the address of instruction block 4330 into the SPU's mailbox (4345).” <br> [0156] “When the data has been processed by the SPU, in the seventh transmission (4390), the output data, such as graphics primitives data resulting from a geometry engine, are sent to an output device. The output device can also be another SPU acting as another virtual device, such as a hardware rasterizer, with SPU 4340 setting up an instruction block indicating the device code address and input code address needed for the next SPU to process output data 4380 and signaling the next SPU by writing the address of the instruction block into the next SPU's mailbox.” | 对比文件公开了处理器（如PU Process 4300或一个SPU）通过向目标SPU的邮箱写入指令块地址来发起通信。目标专利中，次要处理器（如调制解调器处理器）初始化通信以请求加载引导图像。虽然对比文件描述的是主要处理器或一个SPU主动发起通信，而目标专利是次要处理器发起，但本领域技术人员可以理解，在需要次要处理器主动获取数据/代码的场景下，由次要处理器初始化通信（例如，通过向主要处理器的邮箱或类似机制发送请求消息）是一种常规且合理的通信建立方式。因此，对比文件隐含公开了由处理器（无论是主要还是次要）初始化与另一处理器通信的技术方案。 |
| 技术特征B：由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头 <br> **《隐含公开》** | [0153] “...process 4300 signals SPU 4340 by writing the address of instruction block 4330 into the SPU's mailbox (4345).” <br> [0154] “Instruction block 4330 corresponding to the address stored in mailbox 4355 is retrieved, in fourth transmission 4355, by SPU 4340 using a DMA command to read instruction block 4330 from common memory 4310 and store it in its local memory 4350. The retrieved instruction block indicates the address of input buffer 4320 and code address 4305.” <br> [0050] “...The SPU also retrieves device code 5345, input buffer data 5350, and an output buffer address 5355 (optional). The SPU reads data from the instruction block and the input buffer using DMA commands...” | 对比文件公开了处理器（如PU Process 4300）通过向SPU的邮箱写入指令块地址来“指令”SPU执行任务。该指令块包含了设备代码地址和输入缓冲区的地址等信息。目标专利中，次要处理器指令主要处理器传送图像标头。虽然指令的方向相反（对比文件是主->次，目标专利是次->主），但“指令另一处理器传送特定数据（地址信息）”这一核心操作模式是相同的。本领域技术人员可以毫无困难地将该通信模式应用于相反方向，即由次要处理器通过向主要处理器的邮箱或类似接口写入请求消息，来指令主要处理器传送图像标头。因此，该技术特征被对比文件隐含公开。 |
| 技术特征C：，所述可执行软件图像包括所述图像标头和至少一个数据片段 <br> **《隐含公开》** | [0154] “The retrieved instruction block indicates the address of input buffer 4320 and code address 4305.” <br> [0050] “...device code 5345, input buffer data 5350...” <br> [0044]-[0046] 图44-46展示了多个设备代码模块（device code modules）被加载到SPU本地内存中。 | 对比文件公开了为SPU加载和执行的“设备代码”（device code），例如图44-46中的多个代码模块。这些设备代码可被视为“可执行软件图像”。同时，对比文件公开了与设备代码关联的“输入数据”（input data），存储在输入缓冲区（input buffer）中。在计算机系统中，一个完整的可执行映像通常包含元信息（如标头）和实际的代码/数据片段。本领域技术人员可以理解，对比文件中通过指令块传递的“设备代码地址”和“输入缓冲区地址”信息，其指向的内容共同构成了一个可执行任务所需的完整软件实体，这隐含了可执行软件图像包含代码（可对应数据片段）以及用于定位和管理这些代码的元信息（可对应图像标头）的概念。因此，该特征被隐含公开。 |
| 技术特征D：由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段 <br> **《隐含公开》** | [0154] “...SPU 4340 using a DMA command to read instruction block 4330 from common memory 4310... If the device code has not already been loaded into the SPU's local memory, at fifth transmission 4360 the device code is retrieved using a DMA command to read device code 4305 from common memory 4310... During the sixth transmission (4370), input buffer 4320 indicated by the address in the retrieved instruction block is read from common memory 4310 using a DMA command...” <br> [0050] “The SPU reads data from the instruction block and the input buffer using DMA commands...” | 对比文件明确公开了SPU（作为执行特定功能的处理器，可视为一种次要处理器）通过DMA命令从共享内存（common memory）中读取指令块（包含地址等信息，可类比为图像标头）、设备代码和输入数据（可类比为数据片段）。共享内存由PU（主要处理器）管理，并且输入缓冲区的数据最初是由PU Process写入的（见[0153]）。因此，SPU从共享内存读取这些内容，实质上就是从主要处理器控制或提供的存储区域接收数据。虽然接收媒介是共享内存而非直接通过芯片间总线，但“从主要处理器控制的存储空间获取数据”的本质是相同的。本领域技术人员能够直接且毫无疑义地得出该技术方案。因此，该特征被隐含公开。 |
| 技术特征E：以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段， <br> **《隐含公开》** | [0154] “...store it in its local memory 4350.”， “...store it in SPU's local memory 4340 in local memory location 4365.”， “...stored in the SPU's local memory at location 4375.” <br> [0050] “The SPU reads data from the instruction block and the input buffer using DMA commands and writes data to the output buffer (or to another SPU or physical device) also using DMA commands.” <br> [0044] “SPU 4430 is shown being initialized with device code 4405 which is read, using a DMA command, and stored in the SPU's local memory 4435.” | 对比文件明确且反复地公开了SPU使用DMA命令将从共享内存读取的设备代码和数据存储到其本地内存（local memory）中的特定位置（如location 4365, 4375）。SPU的本地内存即是其“系统存储器”的一种形式（参见图57，SPU的本地存储被映射到系统内存区域）。该操作是“直接存储”，因为DMA传输将数据直接从共享内存搬运到SPU本地内存的指定地址，无需经过SPU核心的中间缓冲处理。虽然目标专利强调“直接分散加载”以避免临时缓冲，但对比文件中的DMA传输到本地内存指定位置同样避免了核心参与的数据拷贝，实现了直接存储。因此，该技术特征被对比文件隐含公开。 |
| 技术特征F：所述目标位置由所述次要处理器根据所述图像标头分配。 <br> **《隐含公开》** | [0154] “The retrieved instruction block indicates the address of input buffer 4320 and code address 4305.” <br> [0156] “...with SPU 4340 setting up an instruction block indicating the device code address and input code address needed for the next SPU...” <br> [0050] “The SPU reads data from the instruction block and the input buffer using DMA commands...” | 对比文件中，SPU根据从指令块（类比为图像标头）中读取的地址信息（如设备代码地址、输入缓冲区地址），通过DMA命令将数据读取到其本地内存。虽然指令块可能由主要处理器提供，但SPU在解析指令块后，自主决定将这些数据内容存储到其本地内存的何处（例如，加载到哪个代码区域，将输入数据放到哪个缓冲区）。这个过程隐含了“次要处理器根据收到的信息（指令块）分配/确定目标存储位置”的技术方案。目标专利中，次要处理器根据图像标头确定数据片段在系统内存中的目标位置，两者在“根据接收到的控制信息确定存储地址”这一核心思想上是一致的。因此，该特征被隐含公开。 |
| 技术特征G：其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。 <br> **《隐含公开》** | [0153] “Instruction block 4330 details the address of the input buffer, an output buffer (if applicable), and an address of device code 4305...” <br> [0154] “The retrieved instruction block indicates the address of input buffer 4320 and code address 4305.” | 对比文件公开的“指令块”（instruction block）包含了设备代码的地址（code address）和输入数据的地址（address of the input buffer）。地址信息即指明了“图像数据（代码和数据）在存储器中所处的位置”。虽然对比文件没有明确提及“图像大小”，但本领域技术人员可以理解，在执行DMA传输时，必须知道要传输的数据量（即大小），这通常是DMA命令参数的一部分或隐含在所传输数据块的结构中。因此，包含地址信息的指令块，结合必要的传输大小信息（无论是隐含在上下文中还是显式包含），共同构成了与目标专利“图像标头”功能等同的信息集合，用于指导数据的加载。因此，该特征被隐含公开。 |
| 技术特征H：进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。 <br> **《隐含公开》** | [0153] “process 4300 signals SPU 4340 by writing the address of instruction block 4330 into the SPU's mailbox (4345).” <br> [0156] “...with SPU 4340 ... signaling the next SPU by writing the address of the instruction block into the next SPU's mailbox.” <br> [0050] 描述了任务队列管理器将请求地址写入SPU邮箱。 | 对比文件公开了处理器（可以是PU或一个SPU）通过向目标SPU的邮箱写入指令块地址来发送处理请求。虽然这通常被描述为主要处理器向次要处理器发送任务请求，但该通信机制是双向的。图57所示的架构中，PU和SPUs通过总线通信，共享系统内存。本领域技术人员可以合理推断，SPU（次要处理器）同样可以利用邮箱、消息传递或通过共享内存设置状态标志等方式，向PU（主要处理器）发送请求，例如请求传输下一个数据片段。因此，尽管对比文件实施例中未明确描绘次要处理器主动请求数据片段，但基于公开的双向通信架构和处理器间协作模型，该技术特征对于本领域技术人员而言是隐含公开的。 |
| 技术特征I：其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。 <br> **《隐含公开》** | [0153] “Instruction block 4330 details the address of the input buffer, an output buffer (if applicable), and an address of device code 4305...” <br> [0050] “...instruction block 5330 that includes the address of the device code being requested, the addresses of the input and output buffers, ... and any parameters needed...” | 对比文件公开的“指令块”包含了设备代码地址（可类比为图像识别）和输入缓冲区地址（可包含偏移信息）。虽然“数据长度”未在引用段落中明确列出，但它是数据传输中必不可少的参数，本领域技术人员在进行DMA传输设置时必然需要指定传输长度。因此，由次要处理器发送的、用于请求数据传送的消息包含目标标识（代码地址）、位置（缓冲区地址）和大小（长度）这些关键要素，是隐含在对比文件所公开的处理器间通信和数据传输机制中的。因此，该特征被隐含公开。 |
| 技术特征J：进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。 <br> **《隐含公开》** | [0154] “...store it in SPU's local memory 4340 in local memory location 4365.”， “...stored in the SPU's local memory at location 4375.” <br> [0050] “The SPU reads data from the instruction block and the input buffer using DMA commands...” | 对比文件明确公开了SPU将从共享内存读取的数据（设备代码、输入数据）存储到其本地内存（即其系统存储器）中的特定位置（如location 4365, 4375）。在执行DMA读取命令前，SPU需要配置DMA控制器，将本地内存中的目标地址设置为传输的目的地。这实质上就是“将用于传入的数据片段的接收缓冲器设置为系统存储器中的目的地地址”。虽然对比文件没有使用“设置接收缓冲器”这一表述，但该操作是DMA传输的标准步骤。因此，该技术特征被对比文件隐含公开。 |
<<<a>>><<<b>>><<<c>>><<<d>>><<<e>>><<<f>>><<<g>>><<<h>>><<<i>>><<<j>>>