对比文件名称：2009-06-18_US2009152634A_发明申请_US20090152634A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
目标专利名称：277具有高迁移率沟道的半导体器件CN105593985B
本次调用的模型名称：DeepSeek最新版本
作为资深专利代理师，我将根据目标专利说明书对权利要求技术特征的解释，结合对比文件的内容，进行严谨的公开性评估。目标专利的核心在于通过将掺杂区与高迁移率沟道物理分离，中间设置基板材料，以在导通状态时利用高迁移率沟道的高导电性，同时在截止状态时抑制经由高迁移率沟道的泄漏电流。对比文件US20090152634A1主要涉及一种通过应变工程提高器件性能的方法，其核心是在形成应变半导体区域（应力源）之前先形成源/漏掺杂区，以使掺杂结位于应变区域下方，从而减少结泄漏。
以下是根据目标专利权利要求严格划分技术特征后，与对比文件进行的比对分析：
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：源极区和漏极区之间的高迁移率沟道 《直接公开》 | [0023] 在PMOS器件中使用S/D应力结构时...电流从源极区流向漏极区，通过栅极电介质层10下方的沟道30...应变半导体区域24...产生压缩应力，改变沟道中载流子的迁移率。[0032] 凹陷中的半导体材料124被选择成使其在外延硅层104中形成应变半导体区域124。 | 对比文件公开了位于源极区和漏极区之间的“应变半导体区域”（例如124, 272），其作用是向沟道区引入应力，从而提高载流子迁移率（[0023]）。虽然对比文件未使用“高迁移率沟道”这一术语，但其“应变半导体区域”位于源/漏区之间，并旨在提高沟道迁移率，其作用与本特征在目标专利中“在半导体器件处于导通状态时启用导电性（例如，高电流）”的作用实质相同。因此，本领域技术人员能毫无疑义地得出对比文件公开了源极区和漏极区之间的、用于提高迁移率的半导体区域（即高迁移率沟道）。 |
| **技术特征B**：，其中所述高迁移率沟道基本上延伸栅极的长度 《隐含公开》 | [0016] ...栅电极8形成在栅极电介质层10上。[0017] ...间隔件14形成在栅电极8的相对两侧上。图7、9、12。 | 对比文件明确公开了栅电极（108, 208）和位于其下方的沟道区（[0016], [0040]）。图7、9、12显示，在形成凹陷122/222并填充半导体材料124/272后，该应变材料（即高迁移率材料）位于栅极正下方的沟道区域。虽然对比文件未明文描述该应变区域的横向延伸范围“基本上延伸栅极的长度”，但从其工艺（在栅极两侧的凹陷中外延生长）和图示结构可以合理推断，该应变区域填充了栅极下方的整个沟道区，其横向范围由凹陷的横向尺寸决定，而凹陷通常设计为覆盖沟道区。因此，本领域技术人员有可能通过推理得出该应变区域（即高迁移率沟道）基本上延伸了栅极的长度。 |
| **技术特征C**：以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区 《直接公开》 | [0030] 然后在外延硅层104中通过凹陷122形成掺杂区150，使得每个掺杂区150从至少凹陷的基底延伸进入外延层104（见图8）。掺杂区150形成半导体器件的电流电极区域：对于MOSFET器件，这些是源极和漏极区域。[0044] ...第一层270...在每个凹陷222中形成器件的电流电极区域270（例如，源极或漏极区域）。 | 对比文件明确公开了掺杂区（150或270），其形成器件的源极和漏极区域（[0030], [0044]）。这些掺杂区是从源极/漏极区（即器件的有源区）朝向沟道（即栅极下方区域）延伸的，如图8（区域150）和图12（区域270）所示。这与目标专利中“从源极区或漏极区朝高迁移率沟道延伸的掺杂区”的技术特征完全相同。 |
| **技术特征D**：，其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间，使得所述掺杂区不与所述高迁移率沟道接触。 《直接公开》 | [0035] 源极区和漏极区150与外延硅层104之间的结形成在应变半导体区域124与外延硅层104之间的界面下方预定深度151处。[0045] 然后，在凹陷中的第一层270上形成第二层272的第二半导体材料...第二层272的第二半导体材料被选择成使其在外延硅层204中形成应变半导体区域272。[0051] 源极区和漏极区270与外延硅层204之间的结形成在应变半导体区域272与外延硅层204之间的界面下方预定深度251处。 | 对比文件的核心发明点之一就是先形成掺杂区（150/270），再在其上形成应变半导体区域（124/272）。说明书[0035]和[0051]明确指出，掺杂区（源/漏结）位于应变半导体区域（即高迁移率材料）与下层半导体层（如外延硅层104/204，即基板的一部分）的界面**下方**。图9和图12清楚显示，掺杂区150/270与应变半导体区域124/272之间被一层半导体材料（即外延硅层104/204，属于基板）隔开。这意味着掺杂区不与上方的应变半导体区域（高迁移率沟道材料）直接接触。该结构在对比文件中的作用是减少结泄漏（[0022], [0037]），与目标专利中“在半导体器件处于截止状态时降低（例如，限制）经由高迁移率沟道的电流泄漏”的作用相同。因此，该技术特征被直接公开。 |
| **技术特征E**：其特征在于，所述掺杂区从所述源极区朝所述高迁移率沟道延伸。 《直接公开》 | [0030] ...掺杂区150形成半导体器件的电流电极区域：对于MOSFET器件，这些是源极和漏极区域。 | 技术特征E和F是技术特征C的具体化。既然对比文件公开了掺杂区（150/270）形成源极和漏极区域，并且从该区域朝沟道方向延伸（见图8，图12），那么必然包括“从源极区朝高迁移率沟道延伸”以及“从漏极区朝高迁移率沟道延伸”这两种情形。因此，本领域技术人员能毫无疑义地得出该特征被直接公开。 |
| **技术特征F**：其特征在于，所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。 《直接公开》 | 同上。 | 同上。 |
| **技术特征G**：其特征在于，进一步包括栅极，其中所述高迁移率沟道耦合到所述栅极。 《直接公开》 | [0016] 栅电极8形成在栅极电介质层10上。[0026] ...控制电极108...对于MOSFET器件是栅电极，形成在外延硅层104的一部分上并形成在栅极电介质层110上。图1, 6, 10。 | 对比文件明确公开了半导体器件包括栅电极（8, 108, 208）（[0016], [0026], [0040]）。应变半导体区域（124/272）形成于栅极下方的沟道区（如图9，12所示），通过栅极电介质层（110, 210）与栅极耦合。因此，该特征被直接公开。 |
| **技术特征H**：其特征在于，进一步包括耦合到所述栅极的分隔件，其中所述掺杂区与所述分隔件接触。 《直接公开》 | [0016] ...间隔件14形成在栅电极8的相对两侧上。[0027] 间隔件114形成在栅电极108的相对两侧上。间隔件114覆盖栅电极108的侧面和外延硅层104的表面116的部分。[0030] ...掺杂区150...通过凹陷122形成...（参见图8，显示掺杂区延伸至间隔件下方）。 | 对比文件明确公开了在栅极两侧形成的间隔件（14, 114, 214）（[0016], [0027], [0041]）。图8显示，通过凹陷122进行离子注入形成的掺杂区150，其轮廓延伸到了间隔件114的下方，与间隔件接触。图12显示，通过外延沉积形成的掺杂区270，也位于间隔件214下方。因此，掺杂区与分隔件接触的特征被直接公开。 |
| **技术特征I**：其特征在于，所述掺杂区与所述源极区或所述漏极区接触，并且其中所述掺杂区与所述基板和分隔件接触。 《直接公开》 | [0030] 掺杂区150形成半导体器件的电流电极区域：对于MOSFET器件，这些是源极和漏极区域。[0044] ...第一层270...在每个凹陷222中形成器件的电流电极区域270（例如，源极或漏极区域）。结合图8、9、12。 | 在对比文件中，掺杂区150或270本身即构成器件的源极区或漏极区，或者说与源极/漏极区是一体的。因此，“掺杂区与源极区或漏极区接触”这一描述在对比文件中体现为“掺杂区就是源极区或漏极区的一部分”，实质上是接触/重合关系。同时，如上所述，掺杂区形成于基板（外延硅层）中并与之间隔件接触。因此，该技术特征被直接公开。 |
| **技术特征J**：其特征在于，在所述半导体器件处于导通状态时，所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。 《隐含公开》 | [0023] ...应变半导体区域24...产生压缩应力，改变沟道中载流子的迁移率。这具有增加驱动电流的有益效果。[0037] ...本发明使得应变半导体区域的深度能够增加...更深的应变半导体区域增加了沟道上的应力，从而增加了电荷迁移率。因此，本发明使得源/漏应力PMOS器件的结构能够被优化以提高器件性能。 | 对比文件明确指出，应变半导体区域（124/272）对沟道引入应力，提高了沟道中载流子的迁移率，从而增加了驱动电流（[0023]）。掺杂区（150/270）作为源/漏区，与沟道连接。当器件导通时，电流从源极区流向漏极区，必然经过因应变而具有高迁移率的沟道区域。本领域技术人员可以合理推断，这种由应变导致的高迁移率沟道，与源/漏掺杂区结合，共同“启用”了一条高迁移率的载流子路径。虽然对比文件未使用“启用高迁移率载流子路径”这一表述，但其描述的物理机制和效果实质相同。 |
| **技术特征K**：其特征在于，在所述半导体器件处于截止状态时，所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。 《直接公开》 | [0005] ...SiGe作为一种材料固有的结泄漏比硅更高...这可能导致由于结泄漏而浪费功率。[0022] ...发明人已经认识到，为了减少泄漏电流从而减少功率浪费，源极区和漏极区应形成在应变区域下方。[0037] ...通过先形成源极区和漏极区再形成应变半导体区域，本发明确保源极区和漏极区与外延硅层之间的结位于应变半导体区域与外延硅层之间的界面下方。这具有减少结泄漏的优点... | 这是对比文件发明的核心目的和效果。对比文件明确指出，将掺杂区（源/漏结）设置在应变半导体区域（即高迁移率材料）**下方**，中间有半导体层（基板）隔开，能够显著减少结泄漏电流（[0005], [0022], [0037]）。这种结构通过在泄漏路径上设置一个由基板材料构成的区域，实质上提供了一个抑制电流泄漏的“阻挡层”。其作用与目标专利中“掺杂区与高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层”完全相同。因此，该技术特征被直接公开。 |
| **技术特征L**：其特征在于，所述基板的所述部分与一分隔件接触，并且其中所述基板包括硅。 《直接公开》 | [0016] ...外延硅层4形成在衬底2上...[0026] ...半导体层104，例如外延硅层或硅层，形成在衬底102上...[0027] 间隔件114...覆盖...外延硅层104的表面116的部分。 | 对比文件明确其基板材料为硅（例如外延硅层4/104/204，硅衬底2/102/202）（[0016], [0026]）。间隔件（114/214）形成在基板表面（116/216）上（[0027], [0041]），因此基板与分隔件接触。该特征被直接公开。 |
| **技术特征M**：其特征在于，所述掺杂区不在所述栅极下延伸。 《直接公开》 | 图8，图9，图12。 | 从对比文件的图8、9、12可以清晰地看到，掺杂区150或270位于栅极（108/208）两侧的凹陷中，其轮廓在栅极边缘下方（即间隔件下）即终止，并未向栅极正下方（即沟道中心区域）延伸。这与目标专利中“掺杂区不在栅极下延伸”的特征一致，被直接公开。 |
| **技术特征N**：其特征在于，所述高迁移率沟道不在分隔件下延伸。 《未公开》 | 图7，图9，图11，图12。 | 对比文件的图7、9、11、12显示，用于形成应变半导体区域（高迁移率沟道）的凹陷122/222，其内侧边缘**延伸到了间隔件（114/214）的下方**（[0029], [0043]描述为“凹陷的内边缘掏空了间隔件的外边缘”）。这意味着随后填充的应变半导体材料（124/272）也必然位于间隔件下方。因此，对比文件中的高迁移率沟道材料是在分隔件下延伸的，这与目标专利的此特征相反。该特征未被公开。 |
| **技术特征O**：其特征在于，所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。 《直接公开》 | [0035] ...结形成在...界面下方预定深度151处。图9。 | 对比文件图9明确示出了掺杂区150与外延硅层104之间的结151。该结位于间隔件114的下方区域。这与目标专利的特征O完全一致，被直接公开。 |
| **技术特征P**：其特征在于，所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。 《直接公开》 | [0001] 本发明涉及一种形成半导体器件的方法和半导体器件。[0015] ...集成电路（未示出）的部分制造的PMOS器件... | 对比文件描述的是半导体器件及其制造方法，其结构（包括应变区域和掺杂区）显然是集成在半导体晶圆上，并最终会分割成半导体管芯。这是半导体制造领域的公知常识。因此，本领域技术人员能毫无疑义地得出该特征被直接公开。 |
| **技术特征Q**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。 《隐含公开》 | [0002] ...对于通用或低功耗应用（例如，在诸如移动设备的电池供电应用中）使用SiGe S/D应力结构的一个缺点是... | 对比文件在背景技术部分提到了其技术（应变工程）可应用于“移动设备”等低功耗场景（[0002]）。虽然未明确列举目标专利权利要求中的所有具体设备类型，但本领域技术人员知晓，采用此类先进CMOS晶体管的半导体器件普遍应用于各种电子设备中。结合对比文件提及的“移动设备”应用场景，可以合理推断其公开的器件有可能被集成到权利要求所列的各类移动通信、计算和娱乐设备中。 |
| **技术特征R**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。 《隐含公开》 | 未明确提及。 | 对比文件未明确提及这些固定式电子设备。然而，基于与特征Q相同的推理，对比文件公开的是一种通用的半导体器件制造技术，其产出的晶体管是各种电子设备的基本构件。本领域技术人员知晓，此类器件同样可以应用于固定位置的消费电子和计算设备。因此，有可能通过合理推断认为该技术特征被隐含公开。 |
<<<A>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<K>>><<<L>>><<<M>>><<<O>>><<<P>>><<<b>>><<<j>>><<<q>>><<<r>>>