**对比文件名称**：2012-07-05_US2012168860A_发明申请_US20120168860A1 TRANSISTOR AND METHOD FOR FORMING THE SAME
**目标专利名称**：277具有高迁移率沟道的半导体器件CN105593985B
**模型名称**：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：源极区和漏极区之间的高迁移率沟道《直接公开》 | [0089] 段落：“a source region 105 formed in the semiconductor layer 101 and the substrate 100... a drain region 106 formed in the semiconductor layer 101 and the substrate 100... a channel layer 109 located in the semiconductor layer 101 and between the source region 105 and the drain region 106... the channel layer 109 acting as a channel region of the transistor...” | 对比文件明确公开了在源极区（105）和漏极区（106）之间，位于半导体层（101）中的沟道层（109）。该沟道层作为晶体管的沟道区。虽然对比文件未使用“高迁移率”一词，但其说明书记载了该沟道层（109）是通过非晶化和退火形成，旨在提高载流子迁移率和饱和电流（见[0041], [0047], [0097]）。其作用同样是作为源漏之间的导电沟道，以提高器件性能。因此，本领域技术人员能够毫无疑义地确定对比文件公开了“源极区和漏极区之间的沟道”，该沟道在对比文件中即为用于提高性能的沟道，等同于目标专利中的“高迁移率沟道”。 |
| **技术特征B**：，其中所述高迁移率沟道基本上延伸栅极的长度《直接公开》 | [0089] 段落：“a channel layer 109... a location of the channel layer 109 corresponding to locations of the opening and the metal gate structure...”<br/>[0083] 段落：“a metal gate structure formed in the opening...”<br/>[0073] 段落：“the semiconductor layer 101 is exposed in a bottom of the opening and between the lightly doped regions 108.” | 对比文件公开了沟道层（109）的位置对应于开口（opening）和金属栅极结构的位置（[0089]）。该开口是通过移除虚栅极形成的（[0073]），金属栅极结构（112）形成于该开口内（[0083]）。因此，沟道层（109）位于开口底部，并被金属栅极结构所覆盖。本领域技术人员可以毫无疑义地理解，该沟道层在栅极结构下方的区域内延伸，其长度基本上由栅极结构的长度决定，即“基本上延伸栅极的长度”。这与目标专利中该特征的作用（定义沟道与栅极的空间关系）相同。 |
| **技术特征C**：以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区《隐含公开》 | [0089] 段落：“lightly doped regions 108 formed in the semiconductor layer 101 and the substrate 100 and at opposite sides of the metal gate structure...”<br/>[0073] 段落：“the semiconductor layer 101 is exposed in a bottom of the opening and between the lightly doped regions 108.”<br/>[0075] 段落：“the semiconductor layer 101 between the lightly doped regions 108 is non-crystallized for forming a channel layer 109 between the lightly doped regions 108.” | 对比文件明确公开了位于金属栅极结构两侧的轻掺杂区（108）（[0089]）。这些轻掺杂区形成于源/漏区（105, 106）附近（参见[0066]-[0070]的工艺顺序）。从附图10和文字描述（[0073], [0075]）可知，沟道层（109）形成于两个轻掺杂区（108）之间的区域。因此，轻掺杂区（108）是从源/漏区朝沟道层（109）方向延伸的掺杂区。虽然对比文件的轻掺杂区（108）可能不完全等同于目标专利中与源/漏区“相关联”的特定掺杂区（192），但其在结构上是从源/漏区朝沟道延伸的掺杂区域，本领域技术人员通过阅读对比文件可以合理推断出这一结构特征。因此，该技术特征被隐含公开。 |
| **技术特征D**：，其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间，使得所述掺杂区不与所述高迁移率沟道接触。《未公开》 | 无对应原文。 | 目标专利的核心发明点之一是“基板的一部分位于掺杂区和高迁移率沟道之间”，其目的在于物理上隔开掺杂区与高迁移率沟道，从而在截止状态下抑制通过高迁移率沟道的电流泄漏（见目标专利[0009], [0051]）。对比文件完全没有公开这样的结构。在对比文件中，沟道层（109）和轻掺杂区（108）都形成在半导体层（101）中（[0075], [0089]），两者在半导体层内相邻，附图10-11也显示它们处于同一水平层。没有文字或图示表明在轻掺杂区（108）和沟道层（109）之间存在衬底（100）材料的间隔。因此，对比文件既未直接公开也未隐含公开该特征。 |
| **技术特征E**：其特征在于，所述掺杂区从所述源极区朝所述高迁移率沟道延伸。《隐含公开》 | [0089] 段落：“a source region 105... lightly doped regions 108 formed... at opposite sides of the metal gate structure...”<br/>[0075] 段落：“the semiconductor layer 101 between the lightly doped regions 108 is non-crystallized for forming a channel layer 109...” | 结合特征C的分析，对比文件公开了轻掺杂区（108）位于栅极结构两侧。根据晶体管基本结构，其中一侧的轻掺杂区（108）必然与源极区（105）相邻并从其朝沟道层（109）延伸。本领域技术人员通过阅读对比文件（特别是工艺步骤和结构描述）可以合理推断出这一具体方位关系。因此，该特征被隐含公开。 |
| **技术特征F**：其特征在于，所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。《隐含公开》 | 同上。 | 同理，另一侧的轻掺杂区（108）必然与漏极区（106）相邻并从其朝沟道层（109）延伸。本领域技术人员可以合理推断出这一具体方位关系。因此，该特征被隐含公开。 |
| **技术特征G**：其特征在于，进一步包括栅极，其中所述高迁移率沟道耦合到所述栅极。《直接公开》 | [0083] 段落：“a metal gate 112 is formed in the opening. The metal gate 112 and the high K dielectric layer 111 constitute a metal gate structure.”<br/>[0089] 段落：“a channel layer 109... the channel layer 109 acting as a channel region of the transistor...”<br/>[0080] 段落：“the high K dielectric layer 111 covers the channel layer 109.” | 对比文件明确公开了在开口中形成包含高K介质层（111）和金属栅（112）的金属栅极结构（[0083]），并且高K介质层覆盖沟道层（109）（[0080]）。因此，沟道层（109）通过高K介质层（111）与金属栅（112）耦合（接触）。这与目标专利中“高迁移率沟道耦合到栅极”的特征及其作用（形成栅控沟道）完全相同。 |
| **技术特征H**：其特征在于，进一步包括耦合到所述栅极的分隔件，其中所述掺杂区与所述分隔件接触。《直接公开》 | [0089] 段落：“metal gate spacers 110 formed on sidewalls of the opening, and between the metal gate structure and the interlayer dielectric layer 107...”<br/>[0080] 段落：“metal gate spacers 110 are formed on sidewalls of the opening.”<br/>[0089] 段落：“lightly doped regions 108 formed... at opposite sides of the metal gate structure...” | 对比文件公开了在开口侧壁上形成的金属栅极间隔物（110）（[0080], [0089]），这些间隔物位于金属栅极结构和层间介质层之间，即耦合到栅极。同时，轻掺杂区（108）位于栅极结构的两侧（[0089]）。结合附图11，可以明确看出轻掺杂区（108）与金属栅极间隔物（110）侧向接触。因此，该特征被直接公开。 |
| **技术特征I**：其特征在于，所述掺杂区与所述源极区或所述漏极区接触，并且其中所述掺杂区与所述基板和分隔件接触。《直接公开》 | [0089] 段落：“lightly doped regions 108 formed in the semiconductor layer 101 and the substrate 100...”<br/>[0089] 段落：“a source region 105... a drain region 106...”<br/>分析同上（特征H）。 | 对比文件明确轻掺杂区（108）形成于半导体层（101）和衬底（100）中（[0089]），因此必然与衬底（100）接触。同时，轻掺杂区（108）位于源/漏区（105/106）和栅极结构之间，根据常规晶体管结构及附图，其必然与源/漏区接触。此外，如上所述（特征H），轻掺杂区（108）也与金属栅极间隔物（110）接触。因此，该特征被直接公开。 |
| **技术特征J**：其特征在于，在所述半导体器件处于导通状态时，所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。《隐含公开》 | [0047] 段落：“Stress is produced between the substrate and the semiconductor layer, whereby carrier mobility, and thus saturation current of the transistor, is raised.”<br/>[0089] 段落：“the channel layer 109 acting as a channel region of the transistor...” | 对比文件说明了通过衬底与半导体层之间的应力来提高沟道区（即沟道层109）的载流子迁移率，从而提升饱和电流（[0047]）。这隐含了在晶体管导通时，载流子（电子或空穴）通过沟道层（109）在源漏之间流动的路径。虽然对比文件没有明确描述“掺杂区与源/漏区之间的结”的具体作用，但本领域技术人员知晓，在导通状态下，源/漏区、轻掺杂延伸区（108）和沟道共同形成导电路径。因此，可以合理推断出该特征所描述的功能性结果在对比文件中被隐含公开。 |
| **技术特征K**：其特征在于，在所述半导体器件处于截止状态时，所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。《未公开》 | 无对应原文。 | 目标专利明确说明，通过“基板的一部分位于掺杂区和高迁移率沟道之间”这一结构，在截止状态下，掺杂区与高迁移率沟道之间的结（或其间材料）起到抑制电流泄漏的阻挡层作用（[0009], [0051]）。这是目标专利要解决的核心技术问题（[0007]）和带来的有益效果。对比文件完全没有提及这样的结或阻挡层，也没有涉及通过物理隔离掺杂区与沟道来抑制截止态泄漏的技术构思。对比文件关注的是通过应力提升迁移率，其轻掺杂区（108）与沟道层（109）直接相邻。因此，该特征未被公开。 |
| **技术特征L**：其特征在于，所述基板的所述部分与一分隔件接触，并且其中所述基板包括硅。《直接公开》 | [0059] 段落：“a substrate 100 is provided.”<br/>[0060] 段落：“In one embodiment, the transistor is an NMOS transistor. The substrate 100 has crystal orientation (100)...”<br/>[0080] 段落：“metal gate spacers 110 are formed on sidewalls of the opening.” | 对比文件的衬底（100）是半导体衬底，在实施例中为具有特定晶向的硅衬底（[0059], [0060]）。金属栅极间隔物（110）形成在开口侧壁（[0080]）。该开口延伸至衬底表面（参见附图10-11）。因此，衬底（硅）的表面部分与金属栅极间隔物（110）的底部侧壁区域接触。该特征被直接公开。 |
| **技术特征M**：其特征在于，所述掺杂区不在所述栅极下延伸。《直接公开》 | [0089] 段落：“lightly doped regions 108 formed... at opposite sides of the metal gate structure...”<br/>[0075] 段落：“the semiconductor layer 101 between the lightly doped regions 108 is non-crystallized for forming a channel layer 109...” | 对比文件明确轻掺杂区（108）位于金属栅极结构的“两侧”（at opposite sides）（[0089]），并且沟道层（109）形成于两个轻掺杂区（108）“之间”（between）（[0075]）。这表明轻掺杂区（108）位于栅极结构正下方区域之外，即不在栅极下延伸。该特征被直接公开。 |
| **技术特征N**：其特征在于，所述高迁移率沟道不在分隔件下延伸。《直接公开》 | [0080] 段落：“metal gate spacers 110 are formed on sidewalls of the opening.”<br/>[0075] 段落：“forming a channel layer 109 between the lightly doped regions 108.”<br/>结合附图11。 | 对比文件公开了沟道层（109）形成于轻掺杂区（108）之间的区域（[0075]），而金属栅极间隔物（110）形成在开口的侧壁上（[0080]）。开口侧壁对应的是轻掺杂区（108）上方的区域（见附图11）。因此，沟道层（109）位于开口底部中央，其横向范围由两个轻掺杂区（108）的内边界限定，不会延伸至侧壁上的间隔物（110）的正下方。该特征被直接公开。 |
| **技术特征O**：其特征在于，所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。《未公开》 | 无对应原文。 | 对比文件没有描述在衬底（100）与轻掺杂区（108）之间存在一个明确的“结”，更没有描述该结相对于间隔物的位置关系。目标专利中该特征与其核心结构“基板部分位于掺杂区与沟道之间”密切相关，而该核心结构在对比文件中不存在。因此，该特征未被公开。 |
| **技术特征P**：其特征在于，所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。《隐含公开》 | 全文背景。 | 对比文件描述了一种晶体管及其制造方法，属于半导体制造领域。本领域技术人员公知，通过此类半导体制造工艺形成的晶体管结构（包括沟道层和轻掺杂区）最终会被集成到半导体管芯（Die）中。这是半导体产业的常规和必然结果。因此，该特征被隐含公开。 |
| **技术特征Q**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。《隐含公开》 | 无直接对应原文，属于应用领域。 | 对比文件所涉及的晶体管是半导体器件的基本组成单元。本领域技术人员知晓，此类晶体管可被广泛应用于各种电子设备中，包括权利要求Q所列出的移动电话、便携式计算机等。将半导体器件集成到这些电子设备中是本领域的常规应用。因此，该特征被隐含公开。 |
| **技术特征R**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。《隐含公开》 | 无直接对应原文，属于应用领域。 | 与特征Q同理，对比文件中的晶体管作为基础电子元件，可以被集成到权利要求R所列出的各种固定或家用电子设备中。这是本领域技术人员能够直接且毫无创造性想到的常规应用。因此，该特征被隐含公开。 |
<<<A>>><<<B>>><<<G>>><<<H>>><<<I>>><<<L>>><<<M>>><<<N>>>
<<<c>>><<<e>>><<<f>>><<<j>>><<<p>>><<<q>>><<<r>>>