返回项目页面
对比文件列表
2002-03-28_US2002037619A_发明申请_US20020037619A1 Semiconductor device and method of producing the same_+++A_B_C_D_E_F_G_I_L_M_O_P_Q_R_h_j_k_n+++.docx
2026-03-19 23:37
2006-03-02_US2006046399A_发明申请_US20060046399A1 Forming abrupt source drain metal gate transistors_+++A_B_C_E_F_G_H_I_L_O_j_p_q_r+++.docx
2026-03-19 23:37
2007-10-18_WO2007115585A_发明申请_WO2007115585A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE_+++A_D_H_I_K_L_M_O_b_c_e_f_g_j_p_q_r+++.docx
2026-03-19 23:37
2008-04-24_JP2008098640A_发明专利_JP2008098640A Manufacturing method for semiconductor device_+++E_F_H_I_L_M_O_c_d_g+++.docx
2026-03-19 23:37
2009-04-01_KR1020090032843A_发明公开_KR1020090032843A 변형된 채널 에피층을 갖는 MOS 트랜지스터, CMOS트랜지스터 및 상기 트랜지스터들의 제조방법들_+++A_B_C_G_L_N_d_e_f_h_i_m_o_p_q_r+++.docx
2026-03-19 23:37
2009-06-04_JP2009123997A_发明专利_JP2009123997A Semiconductor device and method of manufacturing the same_+++A_B_C_D_E_F_G_H_I_L_M_O_j_k_p_q_r+++.docx
2026-03-19 23:38
2009-06-18_US2009152634A_发明申请_US20090152634A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE_+++A_C_D_E_F_G_H_I_K_L_M_O_P_b_j_q_r+++.docx
2026-03-19 23:38
2009-10-01_US2009242995A_发明申请_US20090242995A1 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME_+++A_C_E_F_G_I_L_b_h_m_o_p_q_r+++.docx
2026-03-19 23:38
2011-02-24_US2011042758A_发明申请_US20110042758A1 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF_+++A_C_D_E_F_G_H_I_K_L_O_n+++.docx
2026-03-19 23:38
2011-03-03_JP2011044659A_发明专利_JP2011044659A Semiconductor device, and manufacturing method thereof_+++A_B_C_D_E_F_G_H_I_K_L_O_j_p_q_r+++.docx
2026-03-19 23:38
2011-09-22_US2011227170A_发明申请_US20110227170A1 MOSFET STRUCTURE AND METHOD OF FABRICATING THE SAME_+++A_B_G_c_e_f_h_i_l_o_p_q_r+++.docx
2026-03-19 23:38
2012-04-05_US2012080720A_发明申请_US20120080720A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE_+++C_E_F_G_H_I_L_M_O_P_a_b_d_j_k+++.docx
2026-03-19 23:38
2013-02-26_US8384167B_发明授权_US08384167B2 Semiconductor device with field effect transistor and manufacturing method thereof_+++A_B_C_E_F_G_H_I_L_N_O_P_Q_R_d_j_k+++.docx
2026-03-19 23:38
2013-04-11_US2013087833A_发明申请_US20130087833A1 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME_+++A_C_E_F_G_L_O_b_d_h_i_j_k_m_n_p_q_r+++.docx
2026-03-19 23:38
2006-03-02_US2006046399A_发明申请_US20060046399A1 Forming abrupt source drain metal gate transistors_+++A_B_C_E_F_G_H_I_L_O_j_p_q_r+++.docx

对比文件名称:2006-03-02_US2006046399A_发明申请_US20060046399A1 Forming abrupt source drain metal gate transistors

目标专利名称:具有高迁移率沟道的半导体器件CN105593985B

本次调用的模型名称:DeepSeek-R1

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A:包括:源极区和漏极区之间的高迁移率沟道**《直接公开》[0027] Then, as shown in FIG. 8, a portion of the trench 26 may be filled up to the level of the upper surface of the shallow source drain 14 with epitaxial material 28. The material 28 may, for example, be germanium, silicon germanium, InSb, or carbon-doped silicon, to mention a few examples.对比文件公开了在源极区和漏极区(深源漏区12和浅源漏区14)之间,通过刻蚀沟槽26并填充外延材料28以形成沟道区域。所述外延材料28例如可为锗、硅锗等,这些材料本身具有高载流子迁移率,是本领域公知的高迁移率材料。因此,本领域技术人员能够毫无疑义地确定,对比文件公开了在源极区和漏极区之间形成的由高迁移率材料构成的沟道,即公开了技术特征A。
**技术特征B:,其中所述高迁移率沟道基本上延伸栅极的长度**《直接公开》[0027] Then, as shown in FIG. 8, a portion of the trench 26 may be filled up to the level of the upper surface of the shallow source drain 14 with epitaxial material 28. ... [0031] As shown in FIG. 9, a U-shaped high-k dielectric layer 32 may be formed. ... N-type metal layer 30 may be formed on the layer 32 ...对比文件图8-9所示,外延材料28填充在由栅极侧墙24限定的沟槽26的底部。随后形成的栅极介质层32和栅极金属层30填充了整个沟槽26。因此,外延材料28(即高迁移率沟道)位于栅极结构(30/32)正下方,并沿沟槽延伸,其长度由栅极侧墙24的间距决定,而该间距即最终栅极的宽度。因此,该高迁移率沟道基本上延伸了栅极的长度。技术特征B被直接公开。
**技术特征C:以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区**《直接公开》[0013] ... it may be desirable to perform masking and ion implantation steps to create the deep source and drain regions 12, after forming spacers 16, 17, by implanting ions into the substrate 10, ... as shown in FIG. 3. [0017] The patterned sacrificial layer 18 may be used as a mask for ion implanting the shallow source drain regions 14, as shown in FIG. 2. [0042] Referring to FIG. 10, ... source drain extension doping 36 is applied initially by ion implanting arsenic to form a source drain extension in the substrate 10.对比文件明确公开了通过离子注入形成的深源漏区12、浅源漏区14(图2-3)以及源漏扩展区36(图10-14)。这些区域都是掺杂区,并且从源极或漏极的位置向沟道方向(即向栅极下方)延伸。例如,浅源漏区14和源漏扩展区36均向栅极下方的沟道区域延伸。因此,技术特征C被直接公开。
**技术特征D:,其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间,使得所述掺杂区不与所述高迁移率沟道接触。**《未公开》[0027] ... a portion of the trench 26 may be filled up to the level of the upper surface of the shallow source drain 14 with epitaxial material 28. (图8显示外延材料28的上表面与浅源漏区14的上表面齐平,侧面相邻) [0043] The portion of the extension 36 under the channel is removed in the ensuing etch to form the trench 26. (图12-14显示,在刻蚀形成沟槽26时,位于沟道下方的扩展区36部分被移除)**目标专利特征D的核心在于:在掺杂区和高迁移率沟道之间插入了“基板的一部分”,从而物理上隔开两者,实现抑制泄漏的目的。** 对比文件公开了两种实施例:1) 图8-9实施例:外延材料28直接生长至与浅源漏区14上表面齐平,两者侧向相邻,之间没有插入基板材料。2) 图10-14实施例:源漏扩展区36原本向沟道下方延伸,但在形成沟槽26的刻蚀过程中,位于沟道正下方的扩展区36部分被移除了。这意味着最终器件中,外延材料28(高迁移率沟道)与剩余的扩展区36是端对端相接,中间是刻蚀掉的区域(后被外延材料填充),同样没有“基板的一部分”留在两者之间作为隔离。因此,对比文件既未直接公开也未隐含公开“基板的一部分位于掺杂区和高迁移率沟道之间”这一特定结构关系。
**技术特征E:其特征在于,所述掺杂区从所述源极区朝所述高迁移率沟道延伸。**《直接公开》[0013] ... create the deep source and drain regions 12 ... (图3) [0017] ... ion implanting the shallow source drain regions 14 ... (图2) [0042] ... source drain extension doping 36 ... (图10)如对特征C的论述,对比文件公开的掺杂区(12, 14, 36)从源极区向沟道方向延伸。这是晶体管结构的常规设计,本领域技术人员能从对比文件中毫无疑义地得出该特征。因此,技术特征E被直接公开。
**技术特征F:其特征在于,所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。**《直接公开》[0013] ... create the deep source and drain regions 12 ... (图3) [0017] ... ion implanting the shallow source drain regions 14 ... (图2) [0042] ... source drain extension doping 36 ... (图10)同理,对比文件公开的掺杂区(12, 14, 36)也从漏极区向沟道方向延伸。技术特征F被直接公开。
**技术特征G:其特征在于,进一步包括栅极,其中所述高迁移率沟道耦合到所述栅极。**《直接公开》[0031] As shown in FIG. 9, a U-shaped high-k dielectric layer 32 may be formed. ... N-type metal layer 30 may be formed on the layer 32 ... [0032] ... layer 32 has a dielectric constant higher than 10 ...对比文件图9明确公开了在高迁移率材料28上依次形成高K栅介质层32和金属栅极30。因此,高迁移率沟道(材料28)通过栅介质层32与栅极30耦合(接触)。技术特征G被直接公开。
**技术特征H:其特征在于,进一步包括耦合到所述栅极的分隔件,其中所述掺杂区与所述分隔件接触。**《直接公开》[0014] After forming the FIG. 2 structure, sidewall spacers 17 and 16 may be formed on opposite sides of sacrificial layer 18 as shown in FIG. 3. ... [0027] ... sidewall spacers 24 may be formed within the trench 22.对比文件公开了多种侧墙(分隔件):初始侧墙16/17(图3)和沟槽内形成的侧墙24(图6)。在最终器件中,金属栅极30填充在由侧墙24限定的空间内,因此侧墙24耦合到栅极。同时,掺杂区(如浅源漏区14)与侧墙16/17接触(见图3)。技术特征H被直接公开。
**技术特征I:其特征在于,所述掺杂区与所述源极区或所述漏极区接触,并且其中所述掺杂区与所述基板和分隔件接触。**《直接公开》[0013] ... create the deep source and drain regions 12 ... by implanting ions into the substrate 10 ... (图3显示掺杂区12位于基板10内并与之接触) [0014] ... sidewall spacers 17 and 16 may be formed ... (图3显示掺杂区12/14与侧墙16/17相邻接触)对比文件图3明确示出,深/浅源漏区(12/14)作为掺杂区,形成于基板10内(与之接触),并且由于离子注入时以牺牲层18和侧墙16/17为掩模,这些掺杂区必然与侧墙16/17相邻并接触。因此,技术特征I被直接公开。
**技术特征J:其特征在于,在所述半导体器件处于导通状态时,所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。**《隐含公开》[0028] For example, an n-type epitaxial layer of Si1-xGex, with 1E19 cm−3 doping levels may develop compressive stress in the direction of current flow. [0036] The resulting structure has channel stress extending outwardly in the direction of current flow towards the source and drain. The stress occurs because the silicon germanium lattice is bigger than the silicon lattice. The germanium concentration may be tailored to achieve the maximum amount of stress.对比文件指出,外延材料(如SiGe)能在沟道中产生沿电流方向(从源到漏)的应力,而应力工程是提高载流子迁移率的公知手段。本领域技术人员能够理解,具有应力的高迁移率沟道(材料28)在器件导通时,能够与源/漏区的掺杂区共同作用,形成一条高迁移率的载流子路径。虽然对比文件未明确描述“结”启用该路径,但该功能是高迁移率沟道和源漏掺杂结构的必然结果。因此,技术特征J被隐含公开。
**技术特征K:其特征在于,在所述半导体器件处于截止状态时,所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。**《未公开》未发现相关内容。**目标专利特征K是其发明点之一,旨在解决高迁移率材料带来的截止态泄漏问题,其手段是通过在掺杂区和高迁移率沟道之间设置基板材料作为阻挡层。** 对比文件全文未提及截止状态下的泄漏问题,也未描述或暗示掺杂区与高迁移率沟道之间的“结”具有抑制泄漏的阻挡层功能。在对比文件公开的结构中(如图8-9),掺杂区(14)与高迁移率沟道(28)直接相邻,没有所述阻挡层结构。因此,该特征既未被直接公开,也未被隐含公开。
**技术特征L:其特征在于,所述基板的所述部分与一分隔件接触,并且其中所述基板包括硅。**《直接公开》[0010] Substrate 10 may comprise a bulk silicon or silicon-on-insulator substructure. [0014] ... sidewall spacers 17 and 16 may be formed ... (图3显示基板10与侧墙16/17接触)对比文件明确公开基板10可包含体硅(即硅基板),并且图3显示基板10与侧墙16/17接触。虽然特征D中的“基板的一部分”未被公开,但基板本身及其与分隔件接触的特征已被公开。因此,技术特征L被直接公开。
**技术特征M:其特征在于,所述掺杂区不在所述栅极下延伸。**《未公开》[0043] The portion of the extension 36 under the channel is removed in the ensuing etch to form the trench 26. (图10-14实施例中,位于沟道下方的扩展区部分被移除) [0027] ... a portion of the trench 26 may be filled up to the level of the upper surface of the shallow source drain 14 ... (图8-9实施例)在对比文件图10-14的实施例中,源漏扩展区36原本向沟道下方延伸的部分被刻蚀掉以形成沟槽26,因此最终器件中,剩余的掺杂区36可能不在栅极正下方延伸。但在图8-9的实施例中,浅源漏区14的位置关系未明确说明其是否在栅极下延伸。结合晶体管常规设计,轻掺杂的源漏扩展区或浅源漏区通常会在栅极侧墙下有一定延伸(即栅覆盖)。对比文件未清晰、明确地描述最终掺杂区与栅极的位置关系以满足“不在栅极下延伸”的限定。因此,该特征未被直接公开。基于对比文件公开的信息,本领域技术人员也无法必然地、唯一地推断出该特征。因此,该特征未被隐含公开。
**技术特征N:其特征在于,所述高迁移率沟道不在分隔件下延伸。**《未公开》[0027] ... sidewall spacers 24 may be formed within the trench 22. The spacers 24, which may be formed of nitride, form an offset from the final gate edge to allow overlap over the source drain regions. ... Then, as shown in FIG. 8, a portion of the trench 26 may be filled ... with epitaxial material 28.对比文件图6-8显示,侧墙24形成于沟槽22内部。随后,外延材料28填充在由这对侧墙24限定的、更窄的沟槽26的底部。这意味着高迁移率沟道(材料28)的宽度由侧墙24的内侧间距决定,并且材料28位于侧墙24的正下方。即,高迁移率沟道在分隔件(侧墙24)下延伸。这与特征N的限定“高迁移率沟道不在分隔件下延伸”相反。因此,该特征未被公开。
**技术特征O:其特征在于,所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。**《直接公开》[0018] The anneal will activate the dopants that were previously introduced into the deep source and drain regions 12 and shallow regions 14 ...对比文件描述了通过退火激活掺杂形成结。在图3所示结构中,深/浅源漏区(12/14)的掺杂轮廓与基板本征区域之间的结(即PN结或浓度过渡区)位于侧墙16/17的下方。这是本领域常规的结位置设计。因此,技术特征O被直接公开。
**技术特征P:其特征在于,所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。**《隐含公开》全文,特别是图1-9、10-14所示的器件制造过程。对比文件描述的是半导体晶体管制造方法,其最终形成的包含外延沟道材料28和掺杂区12/14/36的结构,必然被集成在半导体晶圆上,并最终被划片成独立的半导体管芯。这是半导体制造领域的公知常识和必然结果。因此,本领域技术人员能够从对比文件公开的制造方法中,合理推断出技术特征P。该特征被隐含公开。
**技术特征Q:其特征在于,所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。**《隐含公开》未明确提及具体电子设备。对比文件公开的是一种高性能晶体管(金属栅、高K介质、应力沟道)的制造方法。本领域技术人员公知,此类先进晶体管是构成现代集成电路(如处理器、存储器、射频芯片等)的基础元件,而这些集成电路被广泛应用于特征Q所列的各种便携式/移动电子设备中。因此,本领域技术人员能够合理推断,采用对比文件技术制造的包含高迁移率沟道和掺杂区的半导体器件,可以被集成到这些电子设备中。该特征被隐含公开。
**技术特征R:其特征在于,所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。**《隐含公开》未明确提及具体电子设备。与特征Q同理,对比文件公开的晶体管是通用半导体器件,可应用于各种电子系统。特征R所列的固定式或家用电子设备同样需要由集成电路驱动,而集成电路包含此类晶体管。因此,本领域技术人员能够合理推断,采用对比文件技术制造的包含高迁移率沟道和掺杂区的半导体器件,可以被集成到这些电子设备中。该特征被隐含公开。

<<<A>>><<<B>>><<<C>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<L>>><<<O>>><<<j>>><<<p>>><<<q>>><<<r>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE