返回项目页面
对比文件列表
2002-03-28_US2002037619A_发明申请_US20020037619A1 Semiconductor device and method of producing the same_+++A_B_C_D_E_F_G_I_L_M_O_P_Q_R_h_j_k_n+++.docx
2026-03-19 23:37
2006-03-02_US2006046399A_发明申请_US20060046399A1 Forming abrupt source drain metal gate transistors_+++A_B_C_E_F_G_H_I_L_O_j_p_q_r+++.docx
2026-03-19 23:37
2007-10-18_WO2007115585A_发明申请_WO2007115585A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE_+++A_D_H_I_K_L_M_O_b_c_e_f_g_j_p_q_r+++.docx
2026-03-19 23:37
2008-04-24_JP2008098640A_发明专利_JP2008098640A Manufacturing method for semiconductor device_+++E_F_H_I_L_M_O_c_d_g+++.docx
2026-03-19 23:37
2009-04-01_KR1020090032843A_发明公开_KR1020090032843A 변형된 채널 에피층을 갖는 MOS 트랜지스터, CMOS트랜지스터 및 상기 트랜지스터들의 제조방법들_+++A_B_C_G_L_N_d_e_f_h_i_m_o_p_q_r+++.docx
2026-03-19 23:37
2009-06-04_JP2009123997A_发明专利_JP2009123997A Semiconductor device and method of manufacturing the same_+++A_B_C_D_E_F_G_H_I_L_M_O_j_k_p_q_r+++.docx
2026-03-19 23:38
2009-06-18_US2009152634A_发明申请_US20090152634A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE_+++A_C_D_E_F_G_H_I_K_L_M_O_P_b_j_q_r+++.docx
2026-03-19 23:38
2009-10-01_US2009242995A_发明申请_US20090242995A1 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME_+++A_C_E_F_G_I_L_b_h_m_o_p_q_r+++.docx
2026-03-19 23:38
2011-02-24_US2011042758A_发明申请_US20110042758A1 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF_+++A_C_D_E_F_G_H_I_K_L_O_n+++.docx
2026-03-19 23:38
2011-03-03_JP2011044659A_发明专利_JP2011044659A Semiconductor device, and manufacturing method thereof_+++A_B_C_D_E_F_G_H_I_K_L_O_j_p_q_r+++.docx
2026-03-19 23:38
2011-09-22_US2011227170A_发明申请_US20110227170A1 MOSFET STRUCTURE AND METHOD OF FABRICATING THE SAME_+++A_B_G_c_e_f_h_i_l_o_p_q_r+++.docx
2026-03-19 23:38
2012-04-05_US2012080720A_发明申请_US20120080720A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE_+++C_E_F_G_H_I_L_M_O_P_a_b_d_j_k+++.docx
2026-03-19 23:38
2013-02-26_US8384167B_发明授权_US08384167B2 Semiconductor device with field effect transistor and manufacturing method thereof_+++A_B_C_E_F_G_H_I_L_N_O_P_Q_R_d_j_k+++.docx
2026-03-19 23:38
2013-04-11_US2013087833A_发明申请_US20130087833A1 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME_+++A_C_E_F_G_L_O_b_d_h_i_j_k_m_n_p_q_r+++.docx
2026-03-19 23:38
2008-04-24_JP2008098640A_发明专利_JP2008098640A Manufacturing method for semiconductor device_+++E_F_H_I_L_M_O_c_d_g+++.docx

对比文件名称:2008-04-24_JP2008098640A_发明专利_JP2008098640A Manufacturing method for semiconductor device

目标专利名称:277具有高迁移率沟道的半导体器件CN105593985B

模型名称:DeepSeek最新版本模型

作为一名资深专利代理师,我将对目标专利权利要求的技术特征与对比文件JP2008098640A进行逐一比对和评估。首先,需要明确目标专利的核心发明点在于:在源/漏区与高迁移率沟道之间设置基板的一部分,使得掺杂区与高迁移率沟道不直接接触,从而在导通状态利用高迁移率沟道实现高电流,在截止状态利用中间的基板部分(形成结)抑制泄漏电流。对比文件涉及一种具有偏移栅极(offset gate)结构的半导体器件及其制造方法,旨在通过形成不与栅极重叠的浅结掺杂区来抑制短沟道效应和泄漏电流。

以下是根据目标专利权利要求严格划分技术特征后创建的比对表格:

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:源极区和漏极区之间的高迁移率沟道。<br>**判断结果:未直接公开,也未隐含公开**对比文件说明书[2]段落:“ソース領域5とドレイン領域6との間のチャネル領域7上には、シリコン酸化膜に換算して厚さ1nmのゲート絶縁膜3を介してゲート長20nmのゲート電極4が形成されており”(在源极区域5和漏极区域6之间的沟道区域7上,经由换算为硅氧化膜厚度1nm的栅极绝缘膜3,形成有栅极长度20nm的栅极电极4)**论述**:目标专利的“高迁移率沟道”特指由锗、III-V族材料等特定高迁移率材料构成的沟道,用于显著提高载流子迁移率(参见说明书[0044], [0075])。对比文件仅公开了位于源/漏区之间的“チャネル領域”(沟道区域),但未提及该沟道区域由任何高迁移率材料构成。本领域技术人员阅读对比文件后,无法毫无疑义地得出或合理推断出该沟道是“高迁移率”沟道。因此,该特征既未被直接公开,也未被隐含公开。
**技术特征B**:,其中所述高迁移率沟道基本上延伸栅极的长度<br>**判断结果:未直接公开,也未隐含公开**同上引用,描述了沟道区域位于栅极下方。图1也显示了沟道区域7位于栅极4下方。**论述**:目标专利的“高迁移率沟道基本上延伸栅极的长度”是指该特定材料构成的沟道在尺寸上与栅极长度基本相当(参见说明书[0046])。对比文件虽然公开了沟道区域位于栅极下方,但其沟道是半导体基板(如硅)本身的一部分,并非独立形成的高迁移率材料层。对比文件既未公开“高迁移率沟道”这一实体,也就无从谈起该沟道是否“基本上延伸栅极的长度”。因此,该特征未被公开。
**技术特征C**:以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区<br>**判断结果:隐含公开 (c)**对比文件说明书[2]段落:“不純物拡散領域としてのソース領域5およびドレイン領域6が離間して形成されている。”(作为杂质扩散区域的源极区域5和漏极区域6被间隔开形成。)以及图1明确显示了掺杂的源极区域5和漏极区域6。**论述**:目标专利的“掺杂区”是从源/漏区朝高迁移率沟道延伸的区域,通常为轻掺杂区(LDD)或类似结构(参见说明书[0009], [0044])。对比文件公开了掺杂的源极区域5和漏极区域6,并且从图1和描述可知,这些区域是朝向它们之间的沟道区域7延伸的。虽然对比文件未明确提及“朝高迁移率沟道延伸”,但其掺杂区(源/漏区)的物理位置和延伸方向必然是指向并终止于沟道区域。本领域技术人员在阅读对比文件后,能够合理推断出掺杂区从源/漏区朝中间的沟道区域延伸。因此,该特征被对比文件隐含公开。
**技术特征D**:,其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间,使得所述掺杂区不与所述高迁移率沟道接触。<br>**判断结果:隐含公开 (d)**对比文件说明书[2]段落:“不純物拡散領域5,6といった不純物拡散領域は、ゲート電極4とはオーバーラップせず、不純物拡散領域の端部とゲート電極4の側面との間にはゲートオフセット領域11a,11bが存在する。”(作为杂质扩散区域的杂质扩散区域5、6不与栅极电极4重叠,在杂质扩散区域的端部和栅极电极4的侧面之间存在栅极偏移区域11a、11b。)图1清晰显示了偏移区域11a、11b。**论述**:这是目标专利的核心发明点之一。对比文件公开了“ゲートオフセット領域”(栅极偏移区域)11a、11b。根据图1和说明书描述,该区域是位于掺杂的源/漏区(5,6)端部与栅极电极4侧边之间的区域,且是未掺杂或低掺杂的半导体基板1的一部分。该偏移区域11a、11b将掺杂区(5,6)与栅极下方的沟道区域7隔开,使得掺杂区不与栅极正下方的沟道区域直接接触。虽然对比文件的沟道区域7并非特指的“高迁移率沟道”,但其作为载流子导通路径的功能与目标专利的沟道是类似的。因此,本领域技术人员可以合理推断出:**基板的一部分(即偏移区域11a/11b)位于掺杂区(5/6)和沟道区域(7)之间,使得掺杂区不与沟道区域直接接触**。该结构在对比文件中起到隔离掺杂区与栅极下方沟道、抑制短沟道效应和泄漏的作用,与目标专利中“基板的一部分位于掺杂区和高迁移率沟道之间”以抑制截止态泄漏的作用(参见说明书[0009], [0051])在原理上相似。因此,该特征被对比文件隐含公开。
**技术特征E**:其特征在于,所述掺杂区从所述源极区朝所述高迁移率沟道延伸。<br>**判断结果:直接公开 (E)**对比文件图1和说明书明确显示了源极区域5以及与其相邻的偏移区域11a。源极区域5是掺杂区,其朝向右方的沟道区域7延伸。**论述**:对比文件直接、明确地公开了掺杂的源极区域5,并且该区域朝向沟道区域7延伸。本领域技术人员从图1和文字描述中可以毫无疑义地得出该技术方案。因此,该特征被直接公开。
**技术特征F**:其特征在于,所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。<br>**判断结果:直接公开 (F)**对比文件图1和说明书明确显示了漏极区域6以及与其相邻的偏移区域11b。漏极区域6是掺杂区,其朝向左方的沟道区域7延伸。**论述**:对比文件直接、明确地公开了掺杂的漏极区域6,并且该区域朝向沟道区域7延伸。本领域技术人员从图1和文字描述中可以毫无疑义地得出该技术方案。因此,该特征被直接公开。
**技术特征G**:其特征在于,进一步包括栅极,其中所述高迁移率沟道耦合到所述栅极。<br>**判断结果:隐含公开 (g)**对比文件说明书[2]段落:“ソース領域5とドレイン領域6との間のチャネル領域7上には、シリコン酸化膜に換算して厚さ1nmのゲート絶縁膜3を介してゲート長20nmのゲート電極4が形成されており”(在源极区域5和漏极区域6之间的沟道区域7上,经由换算为硅氧化膜厚度1nm的栅极绝缘膜3,形成有栅极长度20nm的栅极电极4)**论述**:对比文件明确公开了栅极电极4通过栅极绝缘膜3形成在沟道区域7上方,即栅极耦合到沟道区域。虽然对比文件的沟道区域7未被描述为“高迁移率沟道”,但其作为晶体管沟道的基本功能和位置关系是相同的。本领域技术人员能够合理推断出栅极与下方沟道区域的耦合关系。因此,该特征被隐含公开。
**技术特征H**:其特征在于,进一步包括耦合到所述栅极的分隔件,其中所述掺杂区与所述分隔件接触。<br>**判断结果:直接公开 (H)**对比文件说明书[2]段落:“ゲート電極の側面にはゲート側壁8が設けられている。”(在栅极电极的侧面设有栅极侧壁8。)图1显示掺杂的源/漏区(5,6)的端部与栅极侧壁8接触。**论述**:对比文件直接公开了“ゲート側壁”(栅极侧壁)8,其形成在栅极电极4的侧面,即耦合到栅极。图1清晰显示,掺杂的源极区域5和漏极区域6的边界延伸至并与栅极侧壁8接触。因此,该特征被直接公开。
**技术特征I**:其特征在于,所述掺杂区与所述源极区或所述漏极区接触,并且其中所述掺杂区与所述基板和分隔件接触。<br>**判断结果:直接公开 (I)**同上引用。在对比文件中,所述“掺杂区”即指源极区域5或漏极区域6本身。图1显示,源极区域5/漏极区域6与半导体基板1接触,同时也与栅极侧壁8接触。**论述**:在对比文件的语境中,掺杂区(源极区5、漏极区6)自身就是重掺杂的源/漏区。它们与半导体基板1一体形成(即接触),并且如图1所示,其端部与栅极侧壁8接触。本领域技术人员可以毫无疑义地得出该结构。因此,该特征被直接公开。
**技术特征J**:其特征在于,在所述半导体器件处于导通状态时,所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。<br>**判断结果:未直接公开,也未隐含公开**对比文件未描述导通状态下由“结”来“启用高迁移率载流子路径”的功能。其关注点在于通过偏移区域抑制短沟道效应和泄漏(参见说明书[2]关于图2、3的电位势垒分析)。**论述**:目标专利该特征描述了在导通状态下,掺杂区与源/漏区之间的结(结合高迁移率沟道)共同作用以实现高迁移率载流子路径的特定功能(参见说明书[0050])。对比文件完全没有提及“高迁移率载流子路径”的概念,也未描述其掺杂区与源/漏区之间的结具有“启用”此类特殊路径的功能。其结的功能是形成PN结和内建电势。因此,该功能性特征未被公开。
**技术特征K**:其特征在于,在所述半导体器件处于截止状态时,所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。<br>**判断结果:未直接公开,也未隐含公开**对比文件说明书[2]段落:“ゲートオフセット領域11a、11bが存在する。...こうして、サブスレッショルド特性を改善し、オフリーク電流を低減することが可能となった。”(存在栅极偏移区域11a、11b。...这样,就能够改善亚阈值特性,降低关断泄漏电流。)**论述**:目标专利该特征明确限定了是“掺杂区与高迁移率沟道之间的结”提供截止态泄漏阻挡层。对比文件确实公开了通过设置偏移区域(11a,11b)来降低关断泄漏电流(オフリーク電流),但其描述的机理是偏移区域本身(作为未掺杂或低掺杂区)在栅极边缘形成电位势垒(参见图2,3),从而抑制泄漏。对比文件未提及“高迁移率沟道”,也未提及“掺杂区与沟道之间的结”这一特定界面具有阻挡功能。其阻挡功能归于偏移区域整体。因此,该具体限定的功能性特征未被公开。
**技术特征L**:其特征在于,所述基板的所述部分与一分隔件接触,并且其中所述基板包括硅。<br>**判断结果:直接公开 (L)**对比文件说明书[2]段落:“半導体基板1はn型であり”(半导体基板1是n型)以及图1显示偏移区域11a/11b是基板1的一部分,且与栅极侧壁8相邻/接触。**论述**:对比文件明确公开半导体基板1是硅基板(可推断,且为常规材料)。图1显示,位于掺杂区与沟道区域之间的基板部分,即偏移区域11a/11b,其侧面与栅极侧壁8相邻并接触(侧壁8覆盖在其上方边缘)。本领域技术人员可以毫无疑义地得出该结构。因此,该特征被直接公开。
**技术特征M**:其特征在于,所述掺杂区不在所述栅极下延伸。<br>**判断结果:直接公开 (M)**对比文件说明书[2]段落:“不純物拡散領域5,6といった不純物拡散領域は、ゲート電極4とはオーバーラップせず”(作为杂质扩散区域的杂质扩散区域5、6不与栅极电极4重叠)**论述**:对比文件明确、直接地公开了掺杂区(源/漏区5,6)不与栅极电极4重叠,即不在栅极下方延伸。这是其偏移栅极结构的核心特征之一。因此,该特征被直接公开。
**技术特征N**:其特征在于,所述高迁移率沟道不在分隔件下延伸。<br>**判断结果:未直接公开,也未隐含公开**对比文件未公开“高迁移率沟道”。其沟道区域7位于栅极正下方,从图1看,其范围大致在栅极电极4下方,并未明确显示是否延伸到侧壁8下方。**论述**:目标专利该特征是对“高迁移率沟道”本身几何尺寸的限定。对比文件既未公开“高迁移率沟道”这一实体,也就无法判断该实体的延伸范围。因此,该特征未被公开。
**技术特征O**:其特征在于,所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。<br>**判断结果:直接公开 (O)**对比文件图1明确标注了“不純物領域の境界”(杂质区域的边界)12,该边界即掺杂区(5,6)与偏移区域(11a,11b)之间的结。该边界12位于栅极侧壁8的正下方。**论述**:对比文件附图1直接、清晰地显示了掺杂区与偏移区域(即基板的一部分)之间的边界(结)12位于栅极侧壁8的下方。本领域技术人员可以毫无疑义地得出该技术方案。因此,该特征被直接公开。
**技术特征P**:其特征在于,所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。<br>**判断结果:未直接公开,也未隐含公开**对比文件描述的是一个独立的MOSFET器件结构及其制造方法,未提及集成到管芯或芯片级别。**论述**:该特征是关于器件在半导体制造后道工序中的物理形态和集成级别。对比文件仅公开了器件层面的结构,未提及或暗示其被集成在“半导体管芯”中。这是本领域的公知常识或常规制造结果,但并非对比文件本身公开的具体技术内容。从对比文件内容无法得出或推断出该特征。因此,未被公开。
**技术特征Q**:其特征在于,所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。<br>**判断结果:未直接公开,也未隐含公开**对比文件未提及将该半导体器件应用于任何具体的终端产品或设备。**论述**:该特征是将器件限定应用于一系列具体的消费电子或通信设备。对比文件全文仅涉及半导体器件本身的结构和制造,未提及任何其具体应用场景或终端产品。因此,该特征未被公开。
**技术特征R**:其特征在于,所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。<br>**判断结果:未直接公开,也未隐含公开**同上。**论述**:同技术特征Q,该应用限定特征在对比文件中完全没有被提及。因此,该特征未被公开。

### 总结与代码输出

根据以上比对分析:

- **直接公开**的特征有:E, F, H, I, L, M, O。

- **隐含公开**的特征有:C, D, G。

- **未被公开**的特征有:A, B, J, K, N, P, Q, R。

请注意,技术特征C、D、G的隐含公开判断是基于宽松的推理标准,即本领域技术人员有可能从对比文件公开的结构(掺杂区、偏移区域、栅极与沟道的耦合)中推断出这些特征。特别是特征D,虽然对比文件未提及“高迁移率沟道”,但其“偏移区域将掺杂区与栅极下方沟道隔开”的结构,在功能和位置关系上与目标专利“基板的一部分位于掺杂区和高迁移率沟道之间”的核心构思高度相似。

<<<E>>><<<F>>><<<H>>><<<I>>><<<L>>><<<M>>><<<O>>><<<c>>><<<d>>><<<g>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE