对比文件名称：2002-03-28_US2002037619A_发明申请_US20020037619A1 Semiconductor device and method of producing the same
目标专利名称：CN105593985B 具有高迁移率沟道的半导体器件
本次调用的模型名称：DeepSeek
作为资深专利代理师，我将根据目标专利说明书的描述，对权利要求的技术特征进行解释，并与对比文件进行比对。目标专利的核心在于提供一种半导体器件，其在高迁移率沟道与源/漏区的掺杂区之间设置有基板的一部分，使得两者不直接接触，从而在导通状态时利用高迁移率沟道实现高导电性，同时在截止状态时利用该基板部分（作为阻挡层）抑制经由高迁移率沟道的电流泄漏。
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：源极区和漏极区之间的高迁移率沟道<br>**《直接公开》** | 参见对比文件摘要：“...a pair of impurity regions of a predetermined conductivity type... a gate electrode... a first silicon film, and a second silicon film containing an element other than silicon... the first silicon film is located immediately under the gate electrode; and the second silicon film containing an element other than silicon is located under the first silicon film and gives a strain to the first silicon film.” 以及 [0031]段：“This improves the mobility of carriers in the first silicon film, and the operation speed of the field effect transistor, for example, is improved.” | 对比文件明确公开了在源/漏区（impurity regions）之间，栅极下方的区域形成有第一硅膜（first silicon film）。并且，通过在其下设置含非硅元素（如锗）的第二硅膜（second silicon film），给第一硅膜施加应变，从而提高其中载流子的迁移率。因此，该第一硅膜即为位于源极区和漏极区之间、具有提高载流子迁移率效果的“高迁移率沟道”。该特征被对比文件直接公开。 |
| **技术特征B**：，其中所述高迁移率沟道基本上延伸栅极的长度<br>**《直接公开》** | 参见对比文件图10、12及对应描述：[0109]段：“...thereby to expose the surface of the silicon oxide film 5.”；[0110]段：“...the exposed surface of the silicon substrate 1 is subjected to etching to form a trench 14...”；[0111]段：“...a silicon selection epitaxial film 15 is formed in the trench 14... A channel will be formed in this silicon selection epitaxial film 15.”；[0114]段：“...a gate electrode 18, for example, of polysilicon film is formed on the gate insulation film 17.” | 对比文件中，在移除虚栅极（dummy gate electrode 8）及其下方的硅氧化物膜5后，通过蚀刻形成了沟槽14，并在其中选择性外延生长了硅膜15作为沟道。随后，在该硅膜15上形成了栅极绝缘膜17和栅极18。沟槽14及其中生长的硅膜15对应于后续栅极18正下方的区域，其长度由原虚栅极8的长度和蚀刻工艺决定，制造工艺上其长度与栅极18的长度基本一致。因此，该高迁移率沟道（硅膜15）基本上延伸了栅极的长度。该特征被对比文件直接公开。 |
| **技术特征C**：以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区<br>**《直接公开》** | 参见对比文件[0102]段：“...so as to form a pair of extension regions 9a, 9b.”；[0104]段：“...so as to form a pair of source/drain regions 11a, 11b.”；以及[0108]段：“...the impurity that diffuses along the surface of the silicon substrate 1 reaches a region immediately under the dummy gate electrode 8, whereby a part of the extension regions 11a, 11b having a comparatively low impurity concentration is formed in the region immediately under the dummy gate electrode 8”。 | 对比文件明确公开了通过离子注入形成轻掺杂的延伸区（extension regions 9a, 9b）和重掺杂的源/漏区（source/drain regions 11a, 11b）。延伸区9a, 9b从源/漏区11a, 11b向沟道区域延伸。在后续热处理过程中，延伸区的杂质会进一步扩散，更朝向沟道中心（即虚栅极下方区域）延伸。因此，对比文件公开了从源极区或漏极区朝沟道区域（即高迁移率沟道所在区域）延伸的掺杂区（extension regions）。该特征被对比文件直接公开。 |
| **技术特征D**：，其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间，使得所述掺杂区不与所述高迁移率沟道接触。<br>**《直接公开》** | 参见对比文件[0109]-[0111]段：“...the exposed surface of the silicon substrate 1 is subjected to etching to form a trench 14 thereby to remove the part of the extension regions that diffuses to a region immediately under the dummy gate electrode 8... a silicon selection epitaxial film 15 is formed in the trench 14 selectively...”。另参见图9-10。 | 对比文件在形成高迁移率沟道（硅选择外延膜15）之前，通过蚀刻形成沟槽14，明确移除了扩散到虚栅极下方区域的延伸区部分。因此，最终形成的掺杂区（即未被蚀刻掉的延伸区部分）的末端止于沟槽14的侧壁。随后在沟槽14中外延生长形成硅膜15（高迁移率沟道）。沟槽14的侧壁和底部由硅衬底1的材料构成，这意味着在掺杂区（延伸区）的末端与高迁移率沟道（硅膜15）之间，存在被蚀刻后留下的、由原始硅衬底材料构成的空间，该空间随后被外延膜填充。但外延膜15是从沟槽底部生长的新材料，与侧壁的原始衬底材料不同。从结构上看，掺杂区与高迁移率沟道之间被沟槽的侧壁（即硅衬底的一部分）所隔开，两者不直接接触。这与目标专利中“基板的一部分位于掺杂区和高迁移率沟道之间”的结构一致。该特征被对比文件直接公开。 |
| **技术特征E**：其特征在于，所述掺杂区从所述源极区朝所述高迁移率沟道延伸。<br>**《直接公开》** | 参见对比文件[0102]段及图2：“...so as to form a pair of extension regions 9a, 9b.”。其中9a和9b分别从源区和漏区向外延伸。 | 对比文件中的延伸区（extension regions）9a, 9b是配对形成的，其中一个从源极区朝沟道（即后来的高迁移率沟道位置）延伸，另一个从漏极区朝沟道延伸。因此，必然包括“掺杂区从所述源极区朝所述高迁移率沟道延伸”这一情形。该特征被对比文件直接公开。 |
| **技术特征F**：其特征在于，所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。<br>**《直接公开》** | 同上，参见对比文件[0102]段及图2。 | 同理，对比文件中的延伸区（extension regions）9a, 9b也必然包括“掺杂区从所述漏极区朝所述高迁移率沟道延伸”这一情形。该特征被对比文件直接公开。 |
| **技术特征G**：其特征在于，进一步包括栅极，其中所述高迁移率沟道耦合到所述栅极。<br>**《直接公开》** | 参见对比文件[0114]段：“...a gate insulation film 17... is formed on the channel impurity region 16. A gate electrode 18... is formed on the gate insulation film 17.” 以及图12。 | 对比文件明确公开了在作为沟道区的硅选择外延膜15（或其上的杂质区16）上形成栅绝缘膜17和栅极18。因此，高迁移率沟道（硅膜15）通过栅绝缘膜17耦合到栅极18。该特征被对比文件直接公开。 |
| **技术特征H**：其特征在于，进一步包括耦合到所述栅极的分隔件，其中所述掺杂区与所述分隔件接触。<br>**《隐含公开》** | 参见对比文件[0103]段：“...so as to form a side wall silicon nitride film 10 on both side surfaces of the dummy gate electrode 8...”；[0114]段及图12显示了在形成栅极18后，侧壁氮化硅膜10依然存在。 | 对比文件在虚栅极8两侧形成了侧壁氮化硅膜10（分隔件）。在移除虚栅极8并形成新栅极18后，该侧壁膜10通常会被保留并成为新栅极18侧壁的分隔件。延伸区9a, 9b是在形成侧壁膜10之前注入形成的，其横向扩散范围会受到侧壁膜10的遮挡，因此延伸区（掺杂区）的边界位于侧壁膜10下方附近，并与侧壁膜10接触。本领域技术人员根据常规的MOSFET结构和制造工艺可以毫无疑义地推断，最终形成的掺杂区（延伸区）与栅极侧壁的分隔件（侧壁氮化硅膜10）是接触的。该特征被对比文件隐含公开。 |
| **技术特征I**：其特征在于，所述掺杂区与所述源极区或所述漏极区接触，并且其中所述掺杂区与所述基板和分隔件接触。<br>**《直接公开》** | 参见对比文件[0102]、[0104]段关于延伸区9a、9b和源/漏区11a、11b形成的描述；以及[0103]段关于侧壁膜10形成的描述。延伸区和源/漏区都是通过离子注入到硅衬底1中形成的，它们之间是连续的掺杂区域，因此必然接触。侧壁膜10形成在衬底上，延伸区位于侧壁膜下方的衬底内，因此也与侧壁膜接触。 | 对比文件中的延伸区（掺杂区）是源/漏区的一部分或与之相连，因此必然与源极区或漏极区接触。同时，延伸区形成于硅衬底（基板）内，因此与基板材料是一体的。此外，延伸区位于侧壁氮化硅膜（分隔件）10的下方，其边界与侧壁膜10相邻，在结构上接触。该特征被对比文件直接公开。 |
| **技术特征J**：其特征在于，在所述半导体器件处于导通状态时，所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。<br>**《隐含公开》** | 对比文件[0031]段：“This improves the mobility of carriers in the first silicon film, and the operation speed of the field effect transistor, for example, is improved.” 该文件整体描述了一种通过提高沟道区载流子迁移率来改善晶体管性能的方法。 | 对比文件明确其发明目的是通过应变硅技术提高沟道区（第一硅膜）的载流子迁移率，从而提升晶体管工作速度。本领域技术人员公知，在MOSFET导通时，载流子从源极经过沟道流向漏极。其中，源/漏区的延伸区（即本特征中的掺杂区）是沟道与重掺杂源/漏区的过渡区域，对导通电流至关重要。结合对比文件公开的高迁移率沟道（第一硅膜）和与之相连的延伸区，可以合理推断，在器件导通时，从源极区到漏极区的载流子路径中，高迁移率沟道部分将启用高迁移率的载流子传输。虽然对比文件未明确描述“结”的启用作用，但该功能是所述结构的必然结果。根据宽松的隐含公开判断标准，该特征被对比文件隐含公开。 |
| **技术特征K**：其特征在于，在所述半导体器件处于截止状态时，所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。<br>**《隐含公开》** | 参见对比文件[0109]段：通过蚀刻形成沟槽14以移除扩散到栅极下的延伸区部分。以及整个发明的背景技术部分讨论了抑制泄漏电流的问题（如[0015]段关于寄生晶体管导致泄漏电流）。 | 目标专利中“掺杂区与高迁移率沟道之间的结”实质上指的是掺杂区末端与沟道区起点之间的界面，该界面处由于材料（掺杂硅与高迁移率材料）和/或掺杂浓度的突变，可能形成势垒。对比文件通过蚀刻移除栅下低浓度延伸区，并在该位置生长新的硅外延层作为沟道，其目的之一就是控制栅下杂质分布，改善器件特性。本领域技术人员可以理解，通过这种工艺调整栅下区域的杂质分布和材料，能够影响器件的截止态特性，包括抑制泄漏电流。虽然对比文件未明确将此特定结描述为“抑制泄漏的阻挡层”，但基于其改善器件性能（必然包括截止态特性）的目的和采用的技术手段，可以合理推断该结构具有抑制泄漏的潜在效果。根据宽松的隐含公开判断标准，该特征被对比文件隐含公开。 |
| **技术特征L**：其特征在于，所述基板的所述部分与一分隔件接触，并且其中所述基板包括硅。<br>**《直接公开》** | 参见对比文件[0103]段：侧壁硅氮化物膜10形成在硅衬底1上。图3-12显示侧壁膜10与衬底接触。全文明确衬底为硅衬底（silicon substrate 1）。 | 对比文件中的侧壁氮化硅膜10直接形成并接触在硅衬底1的表面上。在蚀刻形成沟槽14后，沟槽侧壁的硅衬底材料同样与侧壁膜10接触。因此，位于掺杂区和高迁移率沟道之间的基板部分（即沟槽侧壁的硅）与分隔件（侧壁氮化硅膜10）接触，且基板明确为硅。该特征被对比文件直接公开。 |
| **技术特征M**：其特征在于，所述掺杂区不在所述栅极下延伸。<br>**《直接公开》** | 参见对比文件[0109]段：“...to form a trench 14 thereby to remove the part of the extension regions that diffuses to a region immediately under the dummy gate electrode 8”。以及图9-10。 | 对比文件明确通过蚀刻沟槽14，移除了扩散到原虚栅极（即后续真栅极位置）正下方的延伸区部分。因此，最终形成的掺杂区（延伸区）的末端止于沟槽14的边缘，不再向栅极（对应于原虚栅极位置）下方延伸。该特征被对比文件直接公开。 |
| **技术特征N**：其特征在于，所述高迁移率沟道不在分隔件下延伸。<br>**《隐含公开》** | 参见对比文件图10：硅选择外延膜15填充在沟槽14内。沟槽14的边界由侧壁氮化硅膜10和硅氧化物膜13等界定。 | 对比文件中的高迁移率沟道（硅选择外延膜15）是通过在沟槽14中选择性外延生长形成的。沟槽14的侧壁由介电材料（如侧壁氮化硅膜10和硅氧化物膜13）围成。选择性外延生长通常只在暴露的硅表面（即沟槽底部和侧壁的硅衬底）上进行，生长出的膜会填满沟槽但通常不会过度生长到覆盖侧壁介电材料的上方。因此，可以合理推断，形成的高迁移率沟道（硅膜15）主要位于原虚栅极区域对应的沟槽内，其侧向边界大致与沟槽侧壁对齐，而不会横向延伸到侧壁分隔件10的正下方区域。该特征被对比文件隐含公开。 |
| **技术特征O**：其特征在于，所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。<br>**《直接公开》** | 参见对比文件[0108]段及图9：延伸区扩散到虚栅极下方。以及[0109]段：通过蚀刻形成沟槽14移除该部分。结合图3、9、10，侧壁氮化硅膜10覆盖在延伸区上方。 | 对比文件中的掺杂区（延伸区9a，9b）在形成侧壁氮化硅膜10之后，经过热处理会横向扩散。其扩散前沿（即掺杂区与原始衬底的结）会延伸到侧壁膜10下方的区域。在后续蚀刻形成沟槽14时，该结的位置被调整，但可以理解，最终保留的掺杂区末端与衬底之间的结（即掺杂浓度发生显著变化的界面）仍然位于侧壁分隔件10的投影下方。该特征被对比文件直接公开。 |
| **技术特征P**：其特征在于，所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。<br>**《直接公开》** | 对比文件全文描述了一种半导体器件（如场效应晶体管）的制造方法。其最终产品必然是集成在半导体晶圆上的管芯（die）中。 | 本领域技术人员公知，对比文件所描述的制造工艺是在半导体衬底（硅片）上进行的，最终会通过切割形成包含所述晶体管结构的单个半导体管芯。因此，其中形成的高迁移率沟道（硅外延膜）和掺杂区（延伸区）必然被集成在至少一个半导体管芯中。该特征被对比文件直接公开。 |
| **技术特征Q**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。<br>**《直接公开》** | 对比文件作为一项半导体器件技术，其制造的晶体管是各类电子设备的基本组成单元。虽然未明确列出具体设备，但本领域技术人员知晓其应用范围。 | 对比文件公开的是一种提高晶体管性能的半导体器件结构及其制造方法。这种晶体管作为基础电子元件，可以被广泛应用于包括移动电话、便携式计算机、通信设备等在内的各种电子设备中。将一种公开的半导体器件结构应用于这些常见的电子设备中，对于本领域技术人员来说是显而易见的和常规的。因此，该特征被对比文件直接公开。 |
| **技术特征R**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。<br>**《直接公开》** | 同上。 | 同理，对比文件公开的半导体器件结构作为基础电子元件，也可以被集成到机顶盒、电视机、台式计算机等固定或家用电子设备中。这对于本领域技术人员来说是常规应用。因此，该特征被对比文件直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<I>>><<<L>>><<<M>>><<<O>>><<<P>>><<<Q>>><<<R>>><<<h>>><<<j>>><<<k>>><<<n>>>