返回项目页面
对比文件列表
2002-03-28_US2002037619A_发明申请_US20020037619A1 Semiconductor device and method of producing the same_+++A_B_C_D_E_F_G_I_L_M_O_P_Q_R_h_j_k_n+++.docx
2026-03-19 23:37
2003-03-28_JP2003092399A_发明专利_JP2003092399A Semiconductor device and method for manufacturing the same_+++A_B_G_c_p_q_r+++.docx
2026-03-19 23:37
2006-03-02_US2006046399A_发明申请_US20060046399A1 Forming abrupt source drain metal gate transistors_+++A_B_C_E_F_G_H_I_L_O_j_p_q_r+++.docx
2026-03-19 23:37
2007-10-18_WO2007115585A_发明申请_WO2007115585A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE_+++A_D_H_I_K_L_M_O_b_c_e_f_g_j_p_q_r+++.docx
2026-03-19 23:37
2009-04-01_KR1020090032843A_发明公开_KR1020090032843A 변형된 채널 에피층을 갖는 MOS 트랜지스터, CMOS트랜지스터 및 상기 트랜지스터들의 제조방법들_+++A_B_C_G_L_N_d_e_f_h_i_m_o_p_q_r+++.docx
2026-03-19 23:37
2009-06-04_JP2009123997A_发明专利_JP2009123997A Semiconductor device and method of manufacturing the same_+++A_B_C_D_E_F_G_H_I_L_M_O_j_k_p_q_r+++.docx
2026-03-19 23:38
2009-06-18_US2009152634A_发明申请_US20090152634A1 METHOD OF FORMING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE_+++A_C_D_E_F_G_H_I_K_L_M_O_P_b_j_q_r+++.docx
2026-03-19 23:38
2009-10-01_US2009242995A_发明申请_US20090242995A1 SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME_+++A_C_E_F_G_I_L_b_h_m_o_p_q_r+++.docx
2026-03-19 23:38
2011-03-03_JP2011044659A_发明专利_JP2011044659A Semiconductor device, and manufacturing method thereof_+++A_B_C_D_E_F_G_H_I_K_L_O_j_p_q_r+++.docx
2026-03-19 23:38
2011-09-22_US2011227170A_发明申请_US20110227170A1 MOSFET STRUCTURE AND METHOD OF FABRICATING THE SAME_+++A_B_G_c_e_f_h_i_l_o_p_q_r+++.docx
2026-03-19 23:38
2012-07-05_US2012168860A_发明申请_US20120168860A1 TRANSISTOR AND METHOD FOR FORMING THE SAME_+++A_B_G_H_I_L_M_N_c_e_f_j_p_q_r+++.docx
2026-03-19 23:38
2013-02-26_US8384167B_发明授权_US08384167B2 Semiconductor device with field effect transistor and manufacturing method thereof_+++A_B_C_E_F_G_H_I_L_N_O_P_Q_R_d_j_k+++.docx
2026-03-19 23:38
2013-04-11_US2013087833A_发明申请_US20130087833A1 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME_+++A_C_E_F_G_L_O_b_d_h_i_j_k_m_n_p_q_r+++.docx
2026-03-19 23:38
US2011183480A1_Description_20260309_2227_+++A_B_G_M_c_e_f_p_q_r+++.docx
2026-03-19 23:38
2003-03-28_JP2003092399A_发明专利_JP2003092399A Semiconductor device and method for manufacturing the same_+++A_B_G_c_p_q_r+++.docx

对比文件名称:2003-03-28_JP2003092399A_发明专利_JP2003092399A Semiconductor device and method for manufacturing the same

目标专利名称:277具有高迁移率沟道的半导体器件CN105593985B

模型名称:DeepSeek-R1

作为专利代理师,我将根据目标专利说明书的描述,对目标专利权利要求的技术特征与对比文件JP2003092399A进行比对分析。

**特征比对表格**

技术特征描述及公开性判断对比文件原文引用公开性论述
**技术特征A《直接公开》**<br>包括:源极区和漏极区之间的高迁移率沟道【0027】“…シリコン基板1の上の一部には、MOSFETのチャネルとして機能する部分には、Si1-X GeXを含む材料からなる選択エピタキシャルチャネル部9が形成されている。…ゲートポリシリコン11の周りには側壁保護膜15が形成されており、側壁保護膜15の両側には、不純物がドープされたソース・ドレイン部14が形成されている。”<br>(中文翻译:…在硅基板1上的一部分,作为MOSFET的沟道发挥功能的部分,形成了由含Si1-X GeX材料构成的选择外延沟道部9。…在栅极多晶硅11的周围形成侧壁保护膜15,在侧壁保护膜15的两侧,形成了杂质掺杂的源极·漏极部14。)对比文件明确公开了半导体器件具有源极/漏极部14(即源极区和漏极区)以及位于它们之间的由SiGe等高迁移率材料构成的选择外延沟道部9。根据目标专利说明书[0044]-[0045]段,高迁移率沟道可包括SiGe。因此,本领域技术人员能够毫无疑义地得出对比文件公开了“源极区和漏极区之间的高迁移率沟道”这一技术特征。
**技术特征B《直接公开》**<br>其中所述高迁移率沟道基本上延伸栅极的长度【0027】“…選択エピタキシャルチャネル部9の上にはゲート絶縁膜10が形成されており、ゲート絶縁膜10の上には、ゲートポリシリコン11が形成されている。”<br>结合图2,沟道部9位于栅极(11/10)正下方。对比文件图2及相应描述显示,选择外延沟道部9位于栅极绝缘膜10和栅极电极11的下方。本领域技术人员能够理解,为了形成有效的沟道并受栅极控制,该沟道部必然在栅极下方延伸,其长度基本上由栅极的长度决定。因此,该特征被对比文件直接公开。
**技术特征C《隐含公开》**<br>以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区【0030】“シリコン基板1の全面に自己整合的に…Pのイオン注入を行い置換え窒化膜3の開口部の下方に高濃度ボディ部5を形成する。”<br>【0031】“チャネル開口部6を形成し、シリコン基板1を露出させる。”<br>【0034】“窪んだチャネル開口部B7に選択的に…エピタキシャル結晶成長を行い、選択エピタキシャルチャネル部9を形成する。”对比文件公开了在形成沟道开口部6后,通过离子注入在开口部下方形成高浓度体部5(掺杂区),随后在凹陷的开口部B7中外延生长形成沟道部9。高浓度体部5位于源/漏区14的下方区域,并朝向其后形成的沟道部9延伸。虽然体部5的导电类型(如P型)可能与目标专利中同型的掺杂区(如与P型源漏区同型的P型掺杂区)在电学作用上不完全相同,但其物理位置和“从源/漏区朝沟道延伸”的结构特征已被公开。根据宽松的隐含公开判断标准,本领域技术人员可以从对比文件描述的结构中合理推断出存在一个从源/漏区下方朝沟道延伸的掺杂区(即高浓度体部5)。
**技术特征D《未公开》**<br>其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间,使得所述掺杂区不与所述高迁移率沟道接触。无对应内容。对比文件中,高浓度体部5形成于沟道开口部下方的基板中,而沟道部9是外延生长在该凹陷的开口部内。从图3(c)-(f)及描述看,体部5与沟道部9之间可能没有明确的“基板的一部分”作为间隔,且体部5可能直接位于沟道部9的下方或侧下方,并非完全被基板材料隔开而不接触。目标专利此特征的核心在于“基板的一部分”将掺杂区与高迁移率沟道物理隔开,目的是抑制截止状态泄漏(见说明书[0007], [0018])。对比文件并未公开这样的结构。对比文件的高浓度体部5是作为器件的体区(body region),其与沟道部9的关系是上下或相邻,目的是形成异质结以提升载流子迁移率或用于动态阈值控制(见[0025]),而非专门设置一个间隔层来防止泄漏。两者结构目的不同,对比文件未公开该特征。
**技术特征E《未公开》**<br>其特征在于,所述掺杂区从所述源极区朝所述高迁移率沟道延伸。无对应内容。对比文件未区分源极区和漏极区,其高浓度体部5是同时从两侧的源/漏区下方区域朝中间的沟道区域延伸。对比文件未明确描述掺杂区(高浓度体部5)特异地从“源极区”朝沟道延伸。其公开的是在栅极开口下方形成体区,该体区与两侧的源/漏区都相关联。目标专利中明确区分源极和漏极的延伸,该具体限定未被公开。
**技术特征F《未公开》**<br>其特征在于,所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。无对应内容。理由同特征E。对比文件未明确描述掺杂区(高浓度体部5)特异地从“漏极区”朝沟道延伸。该具体限定未被公开。
**技术特征G《直接公开》**<br>其特征在于,进一步包括栅极,其中所述高迁移率沟道耦合到所述栅极。【0027】“選択エピタキシャルチャネル部9の上にはゲート絶縁膜10が形成されており、ゲート絶縁膜10の上には、ゲートポリシリコン11が形成されている。”对比文件明确公开了在沟道部9上形成栅极绝缘膜10和栅极电极11。因此,沟道部9通过栅极绝缘膜10耦合到栅极电极。该特征被直接公开。
**技术特征H《未公开》**<br>其特征在于,进一步包括耦合到所述栅极的分隔件,其中所述掺杂区与所述分隔件接触。【0027】“ゲートポリシリコン11の周りには側壁保護膜15が形成されており…”<br>(侧壁保护膜15即分隔件)对比文件公开了栅极周围有侧壁保护膜15(分隔件)。然而,并未描述高浓度体部5(掺杂区)与侧壁保护膜15接触。从图2和制造过程(图5(i))看,侧壁保护膜15形成于栅极两侧,其下方的区域是扩展部12和源/漏区14,体部5位于更下方,可能并不与侧壁保护膜15直接接触。因此,该特征未被公开。
**技术特征I《未公开》**<br>其特征在于,所述掺杂区与所述源极区或所述漏极区接触,并且其中所述掺杂区与所述基板和分隔件接触。无对应内容。基于特征H的分析,对比文件未公开掺杂区(体部5)与分隔件(侧壁保护膜15)接触。虽然体部5与基板接触,并与源/漏区14在下方区域相连,但“与分隔件接触”这一位置关系未被公开。因此,该组合特征未被公开。
**技术特征J《未公开》**<br>其特征在于,在所述半导体器件处于导通状态时,所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。无对应内容。该特征描述了掺杂区与源/漏区之间的结在导通状态时启用高迁移率载流子路径的具体功能。对比文件虽然提到了使用高迁移率沟道材料(如SiGe)来提高载流子速度([0004], [0013]),但并未具体描述“掺杂区与源/漏区之间的结”所起到的这种特定作用。目标专利说明书[0050]段描述了此功能,是对其发明效果的进一步阐述,对比文件未公开此功能性限定。
**技术特征K《未公开》**<br>其特征在于,在所述半导体器件处于截止状态时,所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。无对应内容。该特征描述了掺杂区与高迁移率沟道之间的结在截止状态时提供泄漏阻挡层的具体功能。这是目标专利要解决的核心问题之一(见说明书[0007], [0018])。对比文件完全没有提及截止状态泄漏问题,也未描述体部5(掺杂区)与沟道部9之间的结具有抑制泄漏的“阻挡层”功能。两者目的不同,该特征未被公开。
**技术特征L《未公开》**<br>其特征在于,所述基板的所述部分与一分隔件接触,并且其中所述基板包括硅。【0027】“シリコン基板1…”(硅基板1)对比文件公开了基板是硅基板。但未公开“基板的一部分位于掺杂区与沟道之间”这一结构(特征D已判断未公开),因此更不存在该“基板的部分”与分隔件接触的描述。该组合特征未被公开。
**技术特征M《未公开》**<br>其特征在于,所述掺杂区不在所述栅极下延伸。【0030】“置換え窒化膜3の開口部の下方に高濃度ボディ部5を形成する。”结合图3(b)及后续图,该开口部对应于未来的栅极区域。对比文件明确记载高浓度体部5是在置换氮化膜3的开口部(即未来的栅极区域)下方通过离子注入形成的。因此,体部5(掺杂区)是在栅极下方延伸的。这与目标专利特征M“掺杂区不在栅极下延伸”正好相反。该特征未被公开,且存在矛盾。
**技术特征N《未公开》**<br>其特征在于,所述高迁移率沟道不在分隔件下延伸。【0027】结合图2,沟道部9位于栅极(11/10)正下方。侧壁保护膜15形成于栅极两侧。从典型MOSFET结构推断,外延生长的沟道部9可能仅限于栅极下方的区域,但对比文件文字和附图并未明确排除沟道部9在侧壁保护膜15下有一定延伸的可能性。目标专利明确限定“不在分隔件下延伸”,该具体限定未被对比文件公开。虽然从对比文件图2看,沟道部9可能主要位于栅极下方,但本领域技术人员无法毫无疑义地或通过合理推断得出其“不在分隔件下延伸”的肯定结论。制造过程也未强调此点。因此,该特征未被公开。
**技术特征O《未公开》**<br>其特征在于,所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。无对应内容。该特征的前提是存在“基板的一部分位于掺杂区和沟道之间”(特征D),且该部分基板与掺杂区之间有结。由于特征D未被公开,此进一步限定的特征自然也未被公开。对比文件未描述这样的结及其位置。
**技术特征P《隐含公开》**<br>其特征在于,所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。全文描述的是一个完整的半导体器件(MOSFET)的制造过程。对比文件通篇描述的是在半导体基板上制造包含高迁移率沟道(选择外延沟道部9)和掺杂区(高浓度体部5)的MOSFET器件。本领域技术人员公知,如此制造的半导体器件最终会被切割、封装成半导体管芯。因此,可以合理推断该特征被隐含公开。
**技术特征Q《隐含公开》**<br>其特征在于,所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。无直接对应内容。对比文件未明确提及将这些器件集成到具体的终端产品中。然而,对比文件[0002]段提到半导体器件集成在计算机等设备中,已成为日常生活不可或缺的一部分。本领域技术人员知晓,提高性能的半导体器件(如具有高迁移率沟道的MOSFET)可用于各种电子设备。根据宽松的隐含公开判断标准,可以认为本领域技术人员有可能通过推理,认为这样的半导体器件可用于目标专利所列的各类移动电子设备中。因此,判断为隐含公开。
**技术特征R《隐含公开》**<br>其特征在于,所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。无直接对应内容。理由同特征Q。本领域技术人员知晓,高性能半导体器件同样可用于各种固定式电子设备。根据宽松的隐含公开判断标准,可以认为本领域技术人员有可能通过推理,认为这样的半导体器件可用于目标专利所列的各类固定电子设备中。因此,判断为隐含公开。

<<<A>>><<<B>>><<<G>>><<<c>>><<<p>>><<<q>>><<<r>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE