**对比文件名称**：2003-06-10_US6577011B_发明授权_US06577011B1 Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
**目标专利名称**：用于晶片翘曲减小的应力缓解结构CN106165094B
**本次调用的模型名称**：GPT-4
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《直接公开》：包括：支撑第一沉积层间电介质的基板 | “After the devices are fully fabricated on a semiconductor wafer, the surface is coated with an ionic barrier... For the sake of clarity and simplicity, we depict the wafer at this stage of processing as the semiconductor substrate, 10, in FIGS. 2A to 2D and later in FIGS. 4A to 4D. Two layers of dielectrics, 20 and 30, are applied on the semiconductor substrate...” (详细描述部分第2段) | 对比文件明确公开了半导体基板10，并且在其上施加了介电层20和30。基板10的作用是支撑整个互连结构，包括其上方的介电层和金属特征。这与目标专利中基板102用于支撑第一沉积层间电介质（如ILD-1）的作用相同。本领域技术人员能够毫无疑义地得出对比文件公开了“支撑第一沉积层间电介质的基板”这一技术特征。 |
| 技术特征B《直接公开》：包括后端制程（BEOL）导电层的第一导电栈，所述第一导电栈处于相对于所述基板的第一标高处， | 对比文件描述的是芯片互连布线结构，属于典型的后端制程（BEOL）。例如，图4A显示了一个多层互连结构，其中包含多个金属特征（如布线迹线和通孔）嵌入在介电层中。这些金属层堆叠形成类似“导电栈”的结构。“...a collection of interspersed line levels and via levels, said via levels and line levels containing conductive via and line features embedded in a dielectric...” (发明内容部分第3段)；“FIG. 4A is a schematic sketch of an interconnect structure produced by damascene polishing process followed by dielectric etch to remove all the dielectric material that is not covered by metal features.” (图4A标题) | 对比文件公开了由多个导电层（如铜或铝布线）组成的互连结构，这实质上是BEOL导电层的堆叠，即“导电栈”。图4A明确显示了金属特征相对于基板10处于不同的高度（标高），例如，第一布线层（M1）相对于基板的高度即为一个“第一标高”。本领域技术人员能够毫无疑义地从对比文件的多层互连结构中得出“处于相对于基板的第一标高处”的BEOL导电层堆叠（第一导电栈）。 |
| 技术特征C《未公开》：其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层 | 对比文件没有公开由第一导电层、仅在其表面的第一沉积层间电介质、其上第二沉积电介质层、以及在该电介质层上的第二导电层所构成的特定堆叠结构。对比文件中的介电层（如20, 30）是作为整体沉积并图案化以形成沟槽和通孔，金属随后填入，并非“仅在第一导电层的表面上”沉积第一层间电介质。也没有公开“第二沉积电介质层在第一导电层上”和“第二导电层在第二沉积电介质层上”这种典型的MIM电容器结构。 | 目标专利的技术特征C描述了一个非常具体的层叠结构，特别是涉及MIM电容器的部分（第一、第二导电层及之间的电介质层）以及通过通孔连接的第三导电层。对比文件旨在通过移除金属特征间的介电材料（用空气替代）来降低互连电容，其工艺是先在基板上沉积整层介电材料，然后图案化并填入金属，最后选择性移除暴露的介电材料。对比文件既未描述也未暗示目标专利中这种为构建特定无源器件（如MIM电容）而设计的、具有“仅在导电层表面沉积”特性的层叠顺序和结构。本领域技术人员无法从对比文件中直接或通过合理推理得出该技术特征。 |
| 技术特征D《未公开》：以及包括BEOL导电层的第二导电栈，第二导电栈处于相对于所述基板的不同于第一标高的第二标高处，其中第二导电栈包括直接在所述基板的表面上的第三导电层。 | 对比文件图4A显示了多个金属层（布线层和通孔层），它们相对于基板10处于不同高度。然而，对比文件没有明确描述一个“第二导电栈”其“导电层直接在基板的表面上”。在对比文件的工艺中，基板10上通常先有介电层（20,30），金属特征嵌入其中。虽然在某些实施例中，金属通孔可能直接接触基板（例如连接到器件接触点），但“直接在基板表面上的第三导电层”作为一个完整的导电栈（而不仅仅是通孔）的组成部分，并未被明确公开。 | 目标专利的技术特征D强调第二导电栈的导电层（如第三导电层M3）直接位于基板表面，这与图3B中第二导电栈II”的结构对应。对比文件中的互连结构，其金属布线层通常被介电层包围或支撑，即使移除了层间介电材料，金属特征下方通常仍有支撑其的介电材料“阴影”区域（如图4A所示），或金属通过通孔与下方连接，但并非整个导电层大面积直接沉积在裸露的基板表面上。本领域技术人员从对比文件的描述和附图中，无法毫无疑义地或通过合理推理得出“第二导电栈包括直接在基板表面上的第三导电层”这一特定结构安排。 |
| 技术特征E《直接公开》：其特征在于，所述基板的表面被暴露在第一导电栈与第二导电栈之间。 | “The wafer is then placed in a plasma etch or a reactive ion etch (RIE) system and etched with a suitable gas mixture... optimized to remove the dielectric from all the areas that are not covered over by metal features... The resulting structure is schematically shown in FIG. 4A.” (详细描述部分，第一实施例) 图4A清晰显示了在移除未被金属特征覆盖的介电材料后，基板10的表面在金属特征之间暴露出来。 | 对比文件的核心发明点之一就是选择性蚀刻移除金属特征之间（即同一布线层内，以及不同布线层的特征之间）的介电材料，从而形成空气间隙以降低电容。这一蚀刻步骤必然导致在相邻金属特征（可对应于目标专利中不同的“导电栈”）之间的区域，基板表面直接暴露。图4A直观地展示了这一结果。因此，对比文件直接公开了“基板的表面被暴露在第一导电栈与第二导电栈之间”这一技术特征，其作用是为形成低k介质（空气）环境创造条件，与目标专利中为缓解应力而暴露基板表面的作用虽具体目的不同，但“暴露基板表面”这一结构特征本身已被公开。 |
| 技术特征F《未公开》：其特征在于，包括用第一导电层和第三导电层形成的电感器。 | 对比文件全文未提及“电感器”(inductor)或类似的无源器件。其关注点在于降低互连布线的电容，而非形成电感元件。 | 目标专利说明书中提到集成无源器件（IPD）如电感器可以使用其导电层形成（见说明书[0026], [0030]段）。对比文件专注于通用芯片互连布线结构的电容减小，其金属特征仅作为信号线或电源/地线，没有描述、暗示或教导将这些金属层配置成电感器。本领域技术人员无法从对比文件中推理出“用第一导电层和第三导电层形成电感器”这一特定用途或器件结构。 |
| 技术特征G《未公开》：其特征在于，第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。 | 对比文件全文未提及“金属-绝缘体-金属电容器”(MIM capacitor)。其介电层用于隔离和支撑互连金属线，而非专门用作MIM电容器的绝缘介质。 | 目标专利明确其结构可用于形成MIM电容器（见说明书[0026], [0030], [0057]段及图1）。技术特征G限定了第一导电栈包含这种MIM电容器结构。对比文件的目的、描述和附图中均未涉及任何MIM电容器的制造或集成。其工艺和结构设计是针对互连RC延迟优化，而非集成高Q值无源器件。因此，该技术特征未被对比文件公开。 |
| 技术特征H《未公开》：其特征在于，所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理（PDA）、位置固定的数据单元、以及计算机中的至少一者中。 | 对比文件未提及任何具体的最终用途产品或设备。 | 此技术特征是对集成电路器件最终应用领域的列举，属于用途限定。对比文件仅描述了芯片互连布线结构本身及其制造方法，并未将其与任何特定类型的电子设备相关联。因此，该特征未被对比文件公开。 |
<<<A>>><<<B>>><<<E>>>