返回项目页面
对比文件列表
2003-06-10_US6577011B_发明授权_US06577011B1 Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same_+++A_B_E+++.docx
2026-03-19 23:39
2007-03-15_JP2007067236A_发明专利_JP2007067236A Integrated-type electronic part and manufacturing method for integrated- type electronic part_+++F_G_H_a_b_d+++.docx
2026-03-19 23:39
2007-06-25_KR1020070065769A_发明公开_KR1020070065769A 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판_+++G_H_a+++.docx
2026-03-19 23:39
2007-06-27_CN1988083A_发明公开_CN1988083A 薄膜电容器及其制造方法、电子器件和电路板_+++G_a_c_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173386A_发明专利_JP2007173386A Thin-film capacitor, manufacturing method thereof, electronic equipment, and circuit board_+++A_B_G_d_e_h+++.docx
2026-03-19 23:39
2007-07-12_US2007158848A_发明申请_US20070158848A1 Electronic component_+++B_G_H_a+++.docx
2026-03-19 23:39
2008-01-10_JP2008004734A_发明专利_JP2008004734A Integrated passive element, and multi-layer wiring substrate incorporating the same_+++A_G_b_c_d_h+++.docx
2026-03-19 23:39
2011-07-12_US7977201B_发明授权_US07977201B2 Methods for forming back-end-of-line resistive semiconductor structures_+++a_b_h+++.docx
2026-03-19 23:39
2011-09-01_WO2011104775A_发明申请_WO2011104775A1 半導体装置_+++A_G_H_b_f+++.docx
2026-03-19 23:39
2011-09-08_JP2011176057A_发明专利_JP2011176057A Semiconductor device_+++A_F_G_H_b_c_d_e+++.docx
2026-03-19 23:39
2012-08-08_JP4997757B_发明专利_JP4997757B2 A thin film capacitor and method of manufacturing the same, electronic device and circuit board_+++H_a_e_g+++.docx
2026-03-19 23:39
2012-10-24_CN1988083B_发明授权_CN1988083B 薄膜电容器及其制造方法、电子器件和电路板_+++A_G_H_b+++.docx
2026-03-19 23:39
2013-02-28_JP2013041875A_发明专利_JP2013041875A Solid state imaging element, solid state imaging element manufacturing method and electronic apparatus_+++A_H+++.docx
2026-03-19 23:39
JP2017513222A_Description_20260309_2235_+++A_B_C_E_G_H_d_f+++.docx
2026-03-19 23:39
US2003071293A1_Description_20260309_2235_+++G_a_b_d_h+++.docx
2026-03-19 23:39
2012-08-08_JP4997757B_发明专利_JP4997757B2 A thin film capacitor and method of manufacturing the same, electronic device and circuit board_+++H_a_e_g+++.docx

**对比文件名称**:2012-08-08_JP4997757B_发明专利_JP4997757B2 A thin film capacitor and method of manufacturing the same, electronic device and circuit board

**目标专利名称**:用于晶片翘曲减小的应力缓解结构CN106165094B

**本次调用模型名称**:DeepSeek-R1

根据您的要求,我将作为资深专利代理师,对目标专利权利要求的技术特征与对比文件进行比对分析,并严格按照给定的技术特征划分创建特征比对表格。

**特征比对表格**

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A《隐含公开》**[2] “支持基板10上には、絶縁膜12が形成されている。支持基板10の材料としては、例えば半導体基板、より具体的にはシリコン基板が用いられている。絶縁膜12としては、例えば、シリコン酸化膜が形成されている。” (第1实施形态)目标专利的特征A是“支撑第一沉积层间电介质的基板”。对比文件公开了“支持基板10”以及其上形成的“絶縁膜12”(绝缘膜12)。该绝缘膜12在对比文件中是支撑电容器结构的基础绝缘层,作用类似于目标专利中用于支撑后续导电层的“第一沉积层间电介质”。尽管对比文件的绝缘膜12是用于电容器隔离而非专门针对晶片翘曲,但其作为支撑导电层的基板上的电介质层这一基本结构和作用,与本领域技术人员理解的“基板支撑层间电介质”相符。因此,本领域技术人员能从对比文件内容中合理推断出该技术特征,属于隐含公开。
**技术特征B《未公开》**对比文件中未发现记载“后端制程(BEOL)导电层”或明确处于相对于基板的某个“标高”处的“第一导电栈”的相关内容。对比文件描述的薄膜电容器结构(キャパシタ部)是单一功能器件,并非目标专利中定义的、由多个特定层构成的、处于特定标高的“导电栈”。目标专利的特征B明确限定了“包括后端制程(BEOL)导电层的第一导电栈,所述第一导电栈处于相对于所述基板的第一标高处”。对比文件(例如第1实施形态图1)描述的是一个薄膜电容器的叠层结构(包括下部电极14、介电膜16、上部电极18),其目的在于形成电容功能,而非构成一个在BEOL工艺中用于互连或应力缓解的“导电栈”。目标专利的“标高”概念与导电栈的整体高度相关,用于实现不同高度的应力缓解结构,而对比文件的叠层结构是为了最大化电容密度,目的和作用均不同。因此,对比文件未公开该技术特征。
**技术特征C《未公开》**对比文件公开了以下部分内容:<br>1. 导电层(キャパシタ電極14)在绝缘膜(絶縁膜12)上,绝缘膜在支持基板10上(可对应“第一导电层直接在基板的表面上”的部分含义)。<br>2. 电介质层(キャパシタ誘電体膜16)在导电层(14)上。<br>3. 另一导电层(キャパシタ電極18)在电介质层(16)上。<br>但未公开“第一沉积层间电介质仅在第一导电层的表面上”、“第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层”等特定叠层和连接关系。目标专利的特征C限定了第一导电栈的详细层叠结构,其核心在于通过特定的层间介质(ILD)沉积和通孔连接构建导电栈,以实现应力缓解。对比文件图1公开的薄膜电容器结构,其绝缘膜12是整个基板上的连续层,并非“仅在第一导电层的表面上”沉积。此外,对比文件中没有“第三导电层直接在第一沉积层间电介质上并通过第一通孔耦合到第一导电层”的结构。虽然对比文件有引出电极(引き出し電極26a)连接下部电极14和外部电极34a,但其路径和结构(通过开口部15, 17, 19并覆盖绝缘性阻挡膜22)与目标专利中通过通孔直接连接不同,且目的(防止氢扩散)与目标专利(构建导电栈以缓解应力)完全不同。因此,对比文件未完整公开该技术特征。
**技术特征D《未公开》**对比文件中未发现记载“包括BEOL导电层的第二导电栈”或“直接在所述基板的表面上的第三导电层”以形成毗邻的、处于不同标高的第二导电栈的相关内容。目标专利的特征D限定了与第一导电栈毗邻且处于不同标高的第二导电栈,其中第二导电栈包括“直接在基板表面上的第三导电层”。这是实现应力缓解的关键,通过在不同位置直接接触基板来调整应力分布。对比文件仅描述了一个电容器结构(或其堆叠变型),并未公开任何与电容器结构毗邻的、结构不同的独立导电栈,更没有“直接在基板表面上的第三导电层”以形成第二导电栈。因此,对比文件未公开该技术特征。
**技术特征E《隐含公开》**[2] “キャパシタ電極14には、絶縁膜12に達する開口部15が形成されている。” “キャパシタ誘電体膜16には、キャパシタ電極14に形成された開口部15に対応するように開口部17が形成されている。” (第1实施形态)目标专利的特征E是“所述基板的表面被暴露在第一导电栈与第二导电栈之间”。从目标专利图3B可以看出,暴露的基板表面是导电栈之间未覆盖层间电介质的区域。对比文件中,为了形成引出电极的接触,在电容器电极(14, 18)和介电膜(16)中蚀刻了开口部(15, 17, 19),这些开口部会暴露出下方的绝缘膜12或基板10的表面(如图1所示)。虽然对比文件中开口部的作用是形成电连接通道,但其客观上确实在电容器结构内部或边缘位置暴露了基板(或其上的绝缘膜)的表面。本领域技术人员可以理解,通过图案化形成开口导致基底材料暴露是一种常见技术手段。因此,可以认为对比文件隐含公开了“基板表面被暴露”这一技术特征。
**技术特征F《未公开》**对比文件全文均围绕“薄膜电容器”(薄膜キャパシタ)进行描述,未提及任何关于“电感器”(インダクタ)的结构或形成方法。目标专利的特征F限定“包括用第一导电层和第三导电层形成的电感器”。这是一个特定的无源器件特征。对比文件的核心发明点在于改进薄膜电容器以防止氢或水分扩散,提高其可靠性。说明书中没有任何部分描述或暗示电感器的结构或制造。因此,对比文件未公开该技术特征。
**技术特征G《隐含公开》**[2] “キャパシタ電極14とキャパシタ誘電体膜16とキャパシタ電極18とを有するキャパシタ部が構成されている。” (第1实施形态)目标专利的特征G限定“第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器”。对比文件明确公开了由下部电极(キャパシタ電極14)、介电膜(キャパシタ誘電体膜16)和上部电极(キャパシタ電極18)构成的三明治结构,这即是一个典型的MIM电容器。尽管该MIM电容器在对比文件中是作为主要器件,而在目标专利中是导电栈的一部分,但“用第一导电层、电介质层、第二导电层形成MIM电容器”这一具体技术方案本身已被对比文件公开。因此,属于隐含公开。
**技术特征H《直接公开》**[2] “本実施形態による薄膜キャパシタは、例えば回路基板(図示せず)とLSI(図示せず)との間に設けられる。” (第4实施形态) <br> [2] “本実施形態による電子装置(キャパシタ内蔵パッケージ)は、上述した第1乃至第3実施形態のいずれかによる薄膜キャパシタ2が用いられていることに主な特徴がある。” (第5实施形态,结合图18描述了包含薄膜电容器的电子装置)目标专利的特征H限定了包含该集成电路器件的终端应用产品。对比文件在其多个实施例(特别是第5、6实施形态)中明确描述了将其薄膜电容器应用于电子装置(電子装置),例如图18所示的包含LSI的封装体。这直接对应于目标专利中“集成器件被纳入到...通信设备、计算机中的至少一者中”的特征。作用都是将所述器件集成到更大的电子系统中。因此,该技术特征被对比文件直接公开。

**结论代码**:

根据以上分析,对比文件直接公开了技术特征H,隐含公开了技术特征A、E、G。

<<<H>>>

<<<a>>><<<e>>><<<g>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE