对比文件的名称：2006-08-29_US7100021B_发明授权_US07100021B1 Barrier synchronization mechanism for processors of a systolic array
目标专利的名称：288消除指令处理电路中的冗余同步屏障和相关处理器系统、方法以及计算机可读媒体CN105009074B
本次调用的模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：其包括：检测第一指令，所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作<br>《未公开》 | 对比文件说明书第[0052]段：“When the bsync bit is asserted (e.g., “1”) and a processor encounters a bsync micro-opcode, a barrier synchronization mode request is invoked and processed by barrier synchronization logic implemented by the bsync module 390.”<br>（当bsync位被断言（例如“1”）并且处理器遇到bsync微操作码时，屏障同步模式请求被调用，并由bsync模块390实现的屏障同步逻辑处理。） | **未公开**。目标专利中的“第一指令”（如MCR指令）本身并非同步屏障指令，而是指示一种需要后续软件同步屏障的操作，同时硬件也被允许自动执行同步操作。对比文件中的“bsync”微操作码本身就是直接请求执行屏障同步的指令，它本身就是同步屏障指令（或包含同步屏障的操作），而非一个“指示需要后续同步屏障”的指令。对比文件没有公开一种指令，其本身指示架构需要后续同步屏障，同时又允许硬件自动执行同步操作。 |
| 技术特征B：响应于所述第一指令，由所述计算机硬件自动地执行所述同步操作<br>《直接公开》 | 对比文件说明书第[0052]段：“When the bsync bit is asserted (e.g., “1”) and a processor encounters a bsync micro-opcode, a barrier synchronization mode request is invoked and processed by barrier synchronization logic implemented by the bsync module 390.”<br>（当bsync位被断言（例如“1”）并且处理器遇到bsync微操作码时，屏障同步模式请求被调用，并由bsync模块390实现的屏障同步逻辑处理。）<br>第[0057]段：“The bsync micro-opcode “stalls” until all participating processors associated with the barrier synchronization process finish.”<br>（bsync微操作码“停滞”，直到与屏障同步过程相关的所有参与处理器完成。） | **直接公开**。对比文件明确描述了当处理器遇到bsync微操作码且bsync位被设置时，会调用屏障同步请求并由硬件逻辑（bsync模块390）处理该同步操作。这相当于响应于bsync指令，由硬件（bsync模块）自动执行同步操作，确保所有参与处理器到达共同点。这与目标专利中响应于第一指令（如MCR指令）由硬件自动执行同步操作的作用实质相同。 |
| 技术特征C：检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件<br>《隐含公开》 | 对比文件说明书第[0052]段：“...barrier synchronization mode request is invoked and processed by barrier synchronization logic...”<br>（...屏障同步模式请求被调用，并由屏障同步逻辑处理...）<br>第[0062]段：“This state causes an acknowledge (ack) signal to be sent (driven) to all processors.”<br>（该状态导致确认（ack）信号被发送（驱动）到所有处理器。） | **隐含公开**。对比文件描述了硬件逻辑（bsync模块）处理同步请求，并最终向所有处理器发送确认（ack）信号，表明同步操作已完成。本领域技术人员可以毫无疑义地理解，同步操作的执行和完成构成一个“同步事件”。虽然对比文件没有明确使用“检测...同步事件”的表述，但硬件逻辑执行同步操作并产生结果（如发送ack信号）的过程，必然隐含了“同步事件”的发生。因此，可以合理推断出检测由硬件自动执行同步操作导致的第一同步事件。 |
| 技术特征D：检测指令流中的下一个指令<br>《隐含公开》 | 对比文件说明书第[0056]段：“After the smsr instruction there may be a series of opcodes and, for example, a branch instruction prior to reaching the instruction that includes bsync micro-opcode.”<br>（在smsr指令之后，可能有一系列操作码，例如，在到达包含bsync微操作码的指令之前有一个分支指令。）<br>第[0057]段：“The bsync micro-opcode “stalls” until all participating processors ... finish. At that time, the code sequence ... continues normally.”<br>（bsync微操作码“停滞”，直到所有参与处理器...完成。那时，代码序列...正常继续。） | **隐含公开**。对比文件描述了处理器按顺序执行指令流（包含smsr指令、一系列操作码、分支指令、包含bsync微操作码的指令等），并且在bsync指令完成后，代码序列继续执行。处理器顺序执行指令流这一基本行为，必然包括“检测指令流中的下一个指令”这一步骤。虽然对比文件没有明确写出“检测下一个指令”的步骤，但这是指令处理电路的固有功能和必要操作，本领域技术人员可以毫无疑义地从对比文件描述的指令执行过程中推断出这一点。 |
| 技术特征E：确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障<br>《未公开》 | 对比文件说明书第[0057]段：“For example, if it is desired to guarantee that all participating processors synchronize at a phaselet boundary, then each participating processor has 4 bsync micro-opcodes inserted within its instruction stream at, e.g., cycles 1, 33, 65 and 97 of a 128-cycle phase.”<br>（例如，如果希望保证所有参与处理器在阶段边界同步，那么每个参与处理器在其指令流中插入4个bsync微操作码，例如，在128周期阶段的第1、33、65和97周期。） | **未公开**。对比文件公开了在指令流中插入多个bsync（同步屏障）指令。但是，目标专利的核心在于“确定下一个指令是否包括类型对应于第一同步事件的同步屏障”，即判断紧跟在硬件自动同步事件之后的软件同步屏障是否是冗余的。对比文件完全没有描述或暗示这种判断逻辑。在对比文件中，bsync指令的执行会触发同步操作，但没有描述在已经发生了一个同步事件后，再去检测下一个指令是否是相同类型的同步屏障，并进行比对判断的过程。 |
| 技术特征F：以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障，从所述指令流消除所述下一个指令。<br>《未公开》 | 无相关内容。 | **未公开**。对比文件完全没有提及“消除”指令流中的指令，无论是用NOP代替还是移除。对比文件的bsync指令是必须执行以完成同步的，不存在因为前一个操作已经导致同步事件而将其视为冗余并消除的概念。这是目标专利与对比文件的核心区别之一。 |
| 技术特征G：其中检测所述第一同步事件包括检测指令同步事件<br>《未公开》 | 对比文件说明书第[0052]段：“When the bsync bit is asserted (e.g., “1”) ... a barrier synchronization mode request is invoked...”<br>（当bsync位被断言（例如“1”）...屏障同步模式请求被调用...）<br>第[0047]段：“Barrier synchronization enables synchronization among two or more processors... within a column...”<br>（屏障同步使得列内的两个或更多处理器之间能够同步...） | **未公开**。对比文件公开的屏障同步（barrier synchronization）主要是在多处理器之间协调执行进度，确保所有处理器到达代码中的同一点。这更接近于一种处理器间同步或控制同步，虽然涉及指令流，但并未明确区分为“指令同步事件”（如目标专利中用于确保指令获取顺序或流水线刷新的同步）或“数据同步事件”。目标专利说明书[0029]明确将同步事件类型区分为指令同步操作和数据同步操作，而对比文件的同步机制目的和类型与之不同。 |
| 技术特征H：并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是指令同步屏障。<br>《未公开》 | 无相关内容。 | **未公开**。由于技术特征E（确定类型对应）和技术特征G（指令同步事件）均未被公开，且对比文件未涉及检测下一个指令是否为“指令同步屏障”并与前事件类型比对的过程，因此该技术特征未被公开。 |
| 技术特征I：其中检测所述第一同步事件包括检测数据同步事件<br>《未公开》 | 无相关内容。 | **未公开**。对比文件完全没有提及数据同步事件或数据同步屏障。其同步机制关注的是处理器执行进度的协调，而非内存数据访问顺序的一致性。 |
| 技术特征J：并且其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是数据同步屏障。<br>《未公开》 | 无相关内容。 | **未公开**。由于技术特征E（确定类型对应）和技术特征I（数据同步事件）均未被公开，且对比文件未涉及数据同步屏障，因此该技术特征未被公开。 |
| 技术特征K：其中检测所述第一同步事件包括设定同步旗标。<br>《直接公开》 | 对比文件说明书第[0040]段：“...the participate signal 392 is preferably generated from a predetermined bit, i.e., bsync bit 362 of the MSR 352 within each processor.”<br>（...参与信号392优选地由每个处理器内MSR 352的预定位，即bsync位362产生。）<br>第[0059]段：“The participate signal is preferably generated from a predetermined, bsync bit of a machine state register (MSR) within each processor.”<br>（参与信号优选地由每个处理器内机器状态寄存器（MSR）的预定bsync位产生。） | **直接公开**。对比文件明确公开了通过设置处理器MSR寄存器中的bsync位来生成“参与信号”（participate signal）。该信号用于指示处理器参与屏障同步，其作用类似于目标专利中用于指示同步事件发生的“同步旗标”。在目标专利中，同步旗标用于跟踪同步事件的发生；在对比文件中，参与信号（由bsync位设定而生成）用于指示处理器已准备好或已参与同步事件。两者都是用于同步状态跟踪的标志。因此，设定同步旗标这一技术特征被对比文件直接公开。 |
| 技术特征L：其进一步包括响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。<br>《未公开》 | 无相关内容。 | **未公开**。对比文件没有描述基于“下一个指令是否包括类型对应的同步屏障”这一判断结果来清除参与信号（同步旗标）的逻辑。参与信号的状态主要由bsync指令和MSR位控制，而非基于对后续指令内容的分析。 |
| 技术特征M：其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括确定是否设定所述同步旗标。<br>《未公开》 | 对比文件说明书第[0078]段：“For boundary (temporal) synchronization, execution is suspended until the content of bref_cnt 354 is greater than or equal to the value of bref_thresh 356.”<br>（对于边界（时序）同步，执行被暂停，直到bref_cnt 354的内容大于或等于bref_thresh 356的值。） | **未公开**。目标专利中，判断下一个指令是否是对应类型的同步屏障，需要检查同步旗标是否被设定（表明刚发生过同类型事件）。在对比文件中，确定是否执行bsync指令（同步屏障）的边界条件是基于计数器和阈值寄存器的比较（bref_cnt ≧ bref_thresh），或者基于所有处理器是否到达屏障点（iAllAtBarrier信号），而不是基于一个表示先前同步事件是否发生的“同步旗标”的状态。因此，该技术特征未被公开。 |
| 技术特征N：其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。<br>《未公开》 | 无相关内容。 | **未公开**。对比文件完全没有提及用NOP（无操作）指令代替任何指令。其解决处理器不同步问题的方法是让先到达的处理器“stall”（停滞等待），而非修改指令流。 |
| 技术特征O：其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。<br>《未公开》 | 无相关内容。 | **未公开**。对比文件完全没有提及从指令流中移除指令。 |
<<<B>>><<<K>>><<<c>>><<<d>>>