对比文件名称：2011-09-21_CN102197369A_发明公开_CN102197369A 用于执行SIMD乘法-累积运算的装置及方法
目标专利名称：在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法 CN105765523B
模型名称：DeepSeek-R1
作为资深专利代理师，我将严格遵循评估流程，结合目标专利说明书对技术特征进行解释，并对对比文件进行深度比对分析。
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：至少一个向量数据文件，所述至少一个向量数据文件被配置成：在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作《直接公开》 | [0035] “在一个实施例中，该数据处理装置进一步包含用于存储数据元素的SIMD寄存器组，该SIMD数据处理电路在执行该乘法-累积处理的所述多个迭代之前从该SIMD寄存器组的寄存器存取所述第一向量及第二向量，藉此在执行该乘法-累积处理的所述多个迭代期间无需关于该第一向量及该第二向量而对SIMD寄存器组进行进一步存取。” | 该技术特征被对比文件直接公开。根据目标专利说明书，向量数据文件（如82(0)-82(X)）用于存储和提供输入向量数据样本集（如86(0)-86(X)）以供执行单元处理。对比文件明确公开了“SIMD寄存器组”用于存储数据元素（即输入向量数据样本），并且SIMD数据处理电路在执行运算之前从其中存取（即取回）“第一向量”（即输入数据元素向量）。这与目标专利中向量数据文件在输入数据流路径中提供经取回的输入向量数据样本集的作用完全相同。 |
| **技术特征B**：从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。目标专利中的“重排序”是其核心发明点之一，指的是在执行单元输出后、存储到向量数据文件前，对结果输出向量数据样本集进行如交织、解交织等重新排序操作。对比文件虽然提到了输出“N个乘法-累积结果”（参见[0049]），并可能将其存回寄存器，但全文完全没有提及任何对结果数据进行“重排序”的操作、电路或概念。其输出的是常规的、未经特殊重排序的运算结果。 |
| **技术特征C**：在所述至少一个输入数据流路径中提供的至少一个执行单元《直接公开》 | [0012] “从第一方面来看，本发明提供一种数据处理装置，其包含：SIMD数据处理电路，其响应于控制信号而对多个数据元素并行执行数据处理运算；” | 该技术特征被对比文件直接公开。目标专利中的“执行单元”（如84(0)-84(X)）是执行向量处理操作（如乘法、累加）的核心电路。对比文件中的“SIMD数据处理电路”正是响应于控制信号对多个数据元素并行执行数据处理（如乘法-累积）运算的电路，其作用与目标专利的执行单元完全相同。 |
| **技术特征D**：在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线，《隐含公开》 | [0035] “...该SIMD数据处理电路在执行该乘法-累积处理的所述多个迭代之前从该SIMD寄存器组的寄存器存取所述第一向量及第二向量，藉此在执行该乘法-累积处理的所述多个迭代期间无需关于该第一向量及该第二向量而对SIMD寄存器组进行进一步存取。” 结合图3及对应描述，该电路包含寄存器220、222、移位电路226等组件，用于在迭代间保持和移位输入数据。 | 该技术特征被对比文件隐含公开。目标专利的“抽头延迟线”（如78）位于向量数据文件与执行单元之间，其核心作用之一是本地化存储输入向量数据样本集，并在多个处理级（迭代）间对其进行移位，从而避免每次迭代都从向量数据文件重新取回数据。对比文件的SIMD数据处理电路在执行多个迭代的乘法-累积处理前，将输入向量从SIMD寄存器组存取到其内部（参见寄存器220、222，图3），并在迭代期间通过移位电路226对数据进行移位（参见[0107]，图7），而无需重新存取SIMD寄存器组。这一组内部寄存器和移位电路在数据流路径中所处的位置（在数据从寄存器组取出之后，在执行乘法-累积运算之前）和所起的作用（本地存储和移位数据以减少外部存取）与目标专利的抽头延迟线实质相同。虽然对比文件未使用“抽头延迟线”这一术语，但本领域技术人员能够从其对内部数据移位寄存机制的描述中，合理推断出在数据供应路径中存在实现类似功能的电路结构。 |
| **技术特征E**：所述至少一个抽头延迟线被配置成：从所述至少一个向量数据文件接收所述输入向量数据样本集《直接公开》 | [0035] “...该SIMD数据处理电路在执行该乘法-累积处理的所述多个迭代之前从该SIMD寄存器组的寄存器存取所述第一向量及第二向量...” | 该技术特征被对比文件直接公开。如上所述，对比文件明确公开了SIMD数据处理电路（其内部包含实现抽头延迟线功能的寄存器/移位电路）从SIMD寄存器组（相当于向量数据文件）存取（即接收）输入数据元素的第一向量（即输入向量数据样本集）。 |
| **技术特征F**：针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级，在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度，以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集《直接公开》 | [0107] “在下一迭代中，移位电路226接收寄存器220的当前内容（即，向量vd0 450），且还从存储于寄存器222中的向量vd1接收第一数据元素（即，vd[N]），且执行移位一个数据元素的向右移位运算，使得所得N个输入数据元素480被产生且经由多路复用器230传回至寄存器220中。每一随后迭代以类似方式进行，以便产生图1A或图1B中所示的该系列N个输入数据元素向量。” | 该技术特征被对比文件直接公开。目标专利中，抽头延迟线在每个处理级（滤波器抽头或相关级）对输入数据进行移位以提供经移位的输入。对比文件的核心操作就是执行M个迭代（即多个处理级），并在每个迭代中，通过移位电路226对存储在寄存器220中的输入数据元素集进行“移位一个数据元素”的操作（即移位向量数据样本宽度），以产生用于下一迭代的、经移位的输入数据元素集（如图1A、1B、7所示）。这完全公开了该技术特征。 |
| **技术特征G**：所述至少一个执行单元被配置成：针对所述多个处理级中的每个处理级，在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集《直接公开》 | 结合[0107]对图7的描述以及图3。图3显示了寄存器220的输出（即经移位的输入数据）被提供给乘法器电路262（执行单元的一部分）。 | 该技术特征被对比文件直接公开。对比文件的图3清楚显示，在每一迭代中，寄存器220（存储了经移位的输入数据元素集）的输出被直接提供给乘法器电路262（属于执行单元SIMD数据处理电路）。这对应于执行单元在每个处理级接收经移位的输入向量数据样本集。 |
| **技术特征H**：针对所述多个处理级中的每个处理级，对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集《直接公开》 | [0049] “SIMD数据处理电路将产生含有N个乘法-累积结果的向量累积器输出10，其中这些N个乘法-累积结果是在执行图1A或图1B中所示的M个迭代之后产生的。” 图3显示了乘法器262和加法器268对输入执行运算，并将结果输出。 | 该技术特征被对比文件直接公开。对比文件的核心就是描述SIMD数据处理电路（执行单元）在M个迭代（处理级）中的每一个，对接收到的经移位的输入数据元素集（如图1A/B）执行乘法-累积运算（向量处理操作），并最终提供N个乘法-累积结果（即结果输出向量数据样本集）。图3的电路框图也显示了运算结果的输出路径。 |
| **技术特征I**：至少一个重排序电路系统，所述至少一个重排序电路系统被配置成：在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。如特征B所述，目标专利的“重排序电路系统”是其特有的发明点。对比文件描述了输出乘法-累积结果，但完全没有提及在输出数据流路径上存在一个专门的“重排序电路系统”来接收这些结果。输出数据是直接作为运算结果产生的。 |
| **技术特征J**：将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集，而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。对比文件未提及任何对结果数据进行“重排序”的操作。其输出结果后，可能存回寄存器，但不存在“在存储到向量数据文件之前进行重排序”这一进行中处理步骤。这是目标专利为提高数据流效率而引入的关键区别特征。 |
| **技术特征K**：在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集。《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。由于对比文件根本不存在“重排序”操作，自然也就不会提供“经重排序的结果输出向量数据样本集”。 |
| **技术特征L**：其特征在于，所述至少一个向量数据文件被配置成：在所述至少一个输入数据流路径中提供具有所述至少一个向量数据文件的宽度的所述输入向量数据样本集以用于所述向量处理操作《隐含公开》 | [0035] “在一个特定实施例中，输入数据元素的第一向量具有为N的倍数的若干输入数据元素，且SIMD数据处理电路通过存取SIMD寄存器组的多个寄存器而存取这些输入数据元素，所述多个寄存器中的每一个含有N个输入数据元素。” | 该技术特征被对比文件隐含公开。目标专利中，向量数据文件具有一定的宽度（如512位），并能提供相应宽度的输入向量数据样本集。对比文件描述了SIMD寄存器组，其寄存器具有固定的宽度（存储N个数据元素）。当需要提供输入向量时，通过存取一个或多个这样的寄存器来获得具有寄存器宽度（或整数倍）的输入数据元素集。虽然对比文件未明确使用“宽度”一词，但本领域技术人员能够理解，寄存器的容量（能存储N个数据元素）即定义了其数据提供的“宽度”。通过存取一个或多个完整寄存器来提供数据，等同于提供了具有该寄存器宽度的输入向量数据样本集。 |
| **技术特征M**：从所述至少一个输出数据流路径接收具有所述至少一个向量数据文件的宽度的所述经重排序的结果输出向量数据样本集以便被存储。《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。首先，对比文件未涉及“经重排序的”结果。其次，虽然对比文件可能将结果存回寄存器，但并未明确描述该结果数据是否“具有所述至少一个向量数据文件（SIMD寄存器）的宽度”。更重要的是，目标专利此特征与“经重排序”紧密相关，而该核心概念未被公开。 |
| **技术特征N**：其特征在于：所述至少一个向量数据文件被进一步配置成：在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集《隐含公开》 | 图3及其描述显示了从SIMD寄存器组到寄存器220、222的数据路径。[0035]提及“存取SIMD寄存器组的寄存器”。 | 该技术特征被对比文件隐含公开。目标专利中，向量数据文件通过其输出端口提供数据。对比文件的SIMD寄存器组作为数据存储单元，在电路操作时必然通过其输出端口（物理或逻辑上的）将存储的数据元素向量提供给后续电路（如图3中供给寄存器220、222）。这是数据存储单元实现其功能（提供数据）的必然方式，本领域技术人员可以毫无疑义地推断得出。 |
| **技术特征O**：在所述至少一个输出数据流路径中在至少一个向量数据文件输入上接收所述经重排序的结果输出向量数据样本集《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。对比文件未涉及“经重排序的结果”，因此不存在向量数据文件接收此类数据的情形。虽然运算结果可能存回寄存器，但该特征限定了接收的是“经重排序的”数据，这未被公开。 |
| **技术特征P**：所述至少一个执行单元被进一步配置成：在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集《隐含公开》 | 图3明确显示了寄存器220的输出连接到乘法器电路262的输入。 | 该技术特征被对比文件隐含公开。目标专利中，执行单元通过其输入端口接收数据。对比文件的图3清楚显示，执行运算的乘法器电路262有其数据输入，并接收来自寄存器220（存储输入数据）的数据。这是执行单元接收输入数据的必然物理实现，本领域技术人员可以直接且毫无疑义地看出。 |
| **技术特征Q**：对所述输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径中在至少一个执行单元输出上提供所述结果输出向量数据样本集《隐含公开》 | [0049] “SIMD数据处理电路将产生含有N个乘法-累积结果的向量累积器输出10”。图3显示了运算结果的输出。 | 该技术特征被对比文件隐含公开。对比文件明确公开了SIMD数据处理电路（执行单元）执行向量处理（乘法-累积）操作并产生结果输出向量。该结果必然通过执行单元的输出端口（物理或逻辑上的）提供。这是功能实现的必然要求，本领域技术人员可以合理推断。 |
| **技术特征R**：所述至少一个重排序电路系统被进一步配置成：在所述至少一个输出数据流路径中在至少一个重排序电路系统输入上从所述至少一个执行单元接收所述结果输出向量数据样本集《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。对比文件不存在“重排序电路系统”，因此自然也谈不上该电路系统具有输入端口并从执行单元接收结果数据。 |
| **技术特征S**：在所述至少一个输出数据流路径中在至少一个重排序电路系统输出上提供所述经重排序的结果输出向量数据样本集。《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。理由同特征R，对比文件不存在“重排序电路系统”，因此也不存在其输出端口提供经重排序的数据。 |
| **技术特征T**：其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻；在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。这是对重排序电路系统具体实现结构的限定，涉及多路选择器以及非毗邻数据样本的选择。对比文件完全没有提及任何形式的结果数据重排序，更未公开实现重排序的具体电路结构，如多路选择器及其连接配置方式。 |
| **技术特征U**：其特征在于，所述至少一个重排序电路系统是能配置的以便基于可编程重排序数据路径配置输入被重新配置成选择性地对所述结果输出向量数据样本集进行重排序。《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。对比文件未涉及任何重排序功能，因此也必然不存在对该功能进行可编程配置的相关电路或控制输入。 |
| **技术特征V**：其特征在于，所述至少一个重排序电路系统被进一步配置成基于所述可编程重排序数据路径配置输入被重新配置成在要由所述至少一个执行单元执行的所述VPE的每个时钟循环上选择性地对所述结果输出向量数据样本集进行重排序。《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。同上，对比文件未涉及任何可配置的重排序功能，更不用说按时钟循环进行动态重新配置的精细控制。 |
| **技术特征W**：其特征在于，所述至少一个抽头延迟线包括：影子抽头延迟线，其被配置成：在所述至少一个输入数据流路径中将来自所述至少一个向量数据文件的所述输入向量数据样本集接收到多个影子流水线寄存器中《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。目标专利的“影子抽头延迟线”是其抽头延迟线结构的一个特定、优化的实施例，用于预取和流水线下一组输入数据，以减少延迟。对比文件仅公开了基本的移位寄存器结构（如图3的寄存器220、222及移位电路226），用于当前处理的数据迭代移位。它没有公开一个独立的、并行的“影子”延迟线结构来接收和暂存下一组输入数据样本集。 |
| **技术特征X**：针对每个处理级，将所述多个影子流水线寄存器中的所述输入向量数据样本集移位所述向量数据样本宽度以进入主抽头延迟线，从而提供所述经移位的输入向量数据样本集《未公开》 | 未找到对应内容。 | 该技术特征未被对比文件公开。由于对比文件未公开“影子抽头延迟线”，因此也就不存在将数据从影子延迟线移位到主延迟线的操作。其数据移位仅在单一的寄存器链（如寄存器220）内进行。 |
| **技术特征Y**：所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集。《隐含公开》 | 结合[0107]对图7的描述以及图3。寄存器220在每个迭代中提供经移位的输入数据。 | 该技术特征被对比文件隐含公开。虽然对比文件没有明确区分“主”和“影子”抽头延迟线，但其公开的用于存储和移位当前处理数据的寄存器（如图3的寄存器220）所起的作用，与目标专利中“主抽头延迟线”在每个处理级提供经移位的输入向量数据样本集的作用是相同的。本领域技术人员可以从其描述的移位寄存器功能中推断出存在一个承担此“主”角色（即使未命名）的电路部分。 |
| **技术特征Z**：所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集。《直接公开》 | [0107] “在下一迭代中，移位电路226接收寄存器220的当前内容...执行移位一个数据元素的向右移位运算，使得所得N个输入数据元素480被产生且经由多路复用器230传回至寄存器220中。每一随后迭代以类似方式进行...” | 该技术特征被对比文件直接公开。对比文件明确描述了在每一迭代（处理级）中，寄存器220（或更新后的内容）被用来提供该次迭代所需的输入数据元素集（即经移位的输入向量数据样本集）。这与目标专利中主抽头延迟线的功能完全一致。 |
<<<A>>><<<C>>><<<E>>><<<F>>><<<G>>><<<H>>><<<Z>>><<<d>>><<<n>>><<<o>>><<<p>>><<<q>>><<<s>>><<<y>>>