对比文件名称：US2007028077A1_Description_20260318_1758
目标专利名称：在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法CN105765523B
模型名称：本次调用未提供模型名称
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：至少一个向量数据文件，所述至少一个向量数据文件被配置成：在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作<br>**《直接公开》** | 第[0061]段：“The register file 408a includes multiple registers, and stores the pipeline processor condition and the operation results. The multiple registers of the register file 408a are general-purpose registers used to execute programs. The register file 408a includes first and second readout control ports R0 and R1, first and second readout ports RD0 and RD1 for outputting readout results, and write back-use port W for inputting the results of the execution of instructions that are subject to write back.” | 对比文件公开了寄存器文件（register file 408a），其作为存储操作结果（operation results）的存储单元，并具有用于输出读取结果的读端口。在目标专利中，向量数据文件被配置为在输入数据流路径中提供经取回的输入向量数据样本集以用于向量处理操作。对比文件的寄存器文件在执行指令时，通过其读端口（如RD0，RD1）提供存储的数据给执行单元（如IBU 404， FPU 403等），这相当于在输入数据流路径中提供经取回的数据以用于处理操作。虽然术语和具体应用场景（指令执行 vs 向量数据处理）不同，但从本领域技术人员的角度看，寄存器文件作为数据存储和提供单元，其提供数据用于后续处理操作的基本功能和架构是实质相同的。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**：从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储<br>**《隐含公开》** | 第[0061]段：“...and write back-use port W for inputting the results of the execution of instructions that are subject to write back.” 第[0054]段：“The reorder buffer 406a... reorders the instruction execution results in accordance with the order in which the core instruction and user customizable instruction were issued.” 第[0057]段：“The reorder buffer 406a... transmits instruction execution results to the register file 408a in the W stage.” | 对比文件公开了寄存器文件（register file 408a）具有写回端口W，用于输入需写回的指令执行结果。同时，对比文件公开了重排序缓冲器（reorder buffer 406a）对指令执行结果进行重排序，并在写回阶段（W stage）将重排序后的指令执行结果传输到寄存器文件。寄存器文件从重排序缓冲器接收经重排序的结果这一数据流是明确的。虽然对比文件描述的是指令执行结果的流动，而目标专利是向量数据样本集的流动，但两者均涉及处理结果的回写存储。本领域技术人员可以理解，将处理后的、经重排序的数据结果存储回寄存器/数据文件是常见的后处理步骤。因此，对比文件隐含公开了向量数据文件从输出数据流路径接收经重排序的结果输出数据样本集以便存储的技术特征。 |
| **技术特征C**：在所述至少一个输入数据流路径中提供的至少一个执行单元<br>**《直接公开》** | 第[0041]段：“The processor core 4a includes an instruction fetch unit 400, an instruction decode unit 401a, **a core instruction execution unit 40**, ...”。第[0060]段：“Further, the core instruction execution unit 40 includes the following: a floating point unit (FPU) 403, an integer instruction and branch instruction execution unit (IBU) 404 and a load instruction and store instruction execution unit (LSU) 405.” | 对比文件明确公开了核心指令执行单元（core instruction execution unit 40），其包括FPU、IBU、LSU等多个具体的执行单元。这些执行单元被配置为执行指令（即处理操作）。在目标专利中，执行单元被配置为对输入向量数据样本集执行向量处理操作。虽然对比文件的执行单元处理的是指令，而目标专利的执行单元处理的是向量数据，但“执行单元”作为执行特定处理操作的功能模块，其本质是相同的。因此，技术特征C被对比文件直接公开。 |
| **技术特征D**：在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线<br>**《未公开》** | 未发现相关内容。 | 对比文件全文未提及“抽头延迟线（tapped-delay line）”或任何在寄存器文件与执行单元之间用于移位输入数据样本的类似结构。对比文件解决的是指令流水线中的乱序完成和冒险问题，其数据路径和控制机制与目标专利中专门用于向量处理（如滤波、相关）的、可移位输入数据样本集的抽头延迟线完全不同。因此，技术特征D未被对比文件公开。 |
| **技术特征E**：所述至少一个抽头延迟线被配置成：从所述至少一个向量数据文件接收所述输入向量数据样本集<br>**《未公开》** | 未发现相关内容。 | 由于对比文件未公开技术特征D（抽头延迟线），因此其如何配置、如何从向量数据文件接收输入向量数据样本集自然也未被公开。 |
| **技术特征F**：针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级，在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度，以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集<br>**《未公开》** | 未发现相关内容。 | 对比文件未公开任何结构被配置为在多个处理级中，将输入数据样本在流水线寄存器中按样本宽度进行移位，以提供经移位的输入数据样本集供后续处理级使用。对比文件中的流水线阶段（如F、D、E、M、W）是用于指令取指、解码、执行、内存访问、写回，并非对同一组输入数据进行连续移位和重复处理。因此，技术特征F未被公开。 |
| **技术特征G**：所述至少一个执行单元被配置成：针对所述多个处理级中的每个处理级，在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集<br>**《未公开》** | 未发现相关内容。 | 由于技术特征F（提供经移位的输入向量数据样本集）未被公开，因此执行单元接收这些经移位的样本集的技术特征自然也未被公开。 |
| **技术特征H**：针对所述多个处理级中的每个处理级，对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集<br>**《未公开》** | 未发现相关内容。 | 对比文件中的执行单元在指令的各个流水线阶段执行操作，但并非针对同一操作的不同处理级（如滤波器抽头）接收经移位的数据样本并重复执行处理。其操作对象和模式与目标专利描述的不同。因此，技术特征H未被公开。 |
| **技术特征I**：至少一个重排序电路系统，所述至少一个重排序电路系统被配置成：在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集<br>**《直接公开》** | 第[0041]段：“...a reorder buffer 406a...”。第[0054]段：“The reorder buffer 406a temporarily stores the instruction execution results for both the core instruction execution unit 40 and the user customizable instruction unit 402a. The reorder buffer 406a reorders the instruction execution results in accordance with the order in which the core instruction and user customizable instruction were issued.” 第[0079]段：“The instruction execution results for the IBU 404 are transmitted to the second write port W1 of the reorder buffer 406a via the data line 458.” | 对比文件明确公开了重排序缓冲器（reorder buffer 406a），其被配置为从核心指令执行单元和用户可定制指令单元接收指令执行结果（即结果输出数据）。这对应于在输出数据流路径上接收结果输出数据样本集。虽然数据类型是指令执行结果而非专门的向量数据样本，但“重排序电路系统接收处理结果”这一功能实质是相同的。因此，技术特征I被对比文件直接公开。 |
| **技术特征J**：将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集，而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中<br>**《隐含公开》** | 第[0054]段：“The reorder buffer 406a temporarily stores the instruction execution results... and reorders the instruction execution results...” 第[0057]段：“The reorder buffer 406a... transmits instruction execution results to the register file 408a in the W stage.” 第[0093]段：“Both the user customizable instruction (DSP instruction)... and the execution results of the load instruction... are stored in the reorder buffer 406a.” | 对比文件公开的重排序缓冲器临时存储指令执行结果，并对其进行重排序。重排序操作发生在结果被写入寄存器文件（向量数据文件的类比物）之前。具体地，执行结果先被写入重排序缓冲器（临时存储），在重排序缓冲器内完成重排序后，才在写回阶段（W stage）被提交（commit）到寄存器文件。这意味着重排序过程本身并不需要先将结果存储在寄存器文件中。本领域技术人员可以理解，这种“临时存储于重排序缓冲器并进行重排序，而非直接存回主寄存器文件”的架构，隐含了“无需先将结果存储在向量数据文件中”而进行重排序的技术手段。因此，技术特征J被对比文件隐含公开。 |
| **技术特征K**：在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集。<br>**《直接公开》** | 第[0057]段：“The reorder buffer 406a, as shown in FIG. 2(j), transmits instruction execution results to the register file 408a in the W stage.” 第[0120]段：“The reorder buffer 406a... outputs a request to the register file 408a. This request is for the writing of WDATA field data to the register number indicated by the RFN field. This process is the aforementioned ‘commit processing’.” | 对比文件明确描述了重排序缓冲器在写回阶段（W stage）将（经重排序后的）指令执行结果传输到寄存器文件。这对应于在输出数据流路径上提供经重排序的结果输出数据。因此，技术特征K被对比文件直接公开。 |
| **技术特征L**：其特征在于，所述至少一个向量数据文件被配置成：在所述至少一个输入数据流路径中提供具有所述至少一个向量数据文件的宽度的所述输入向量数据样本集以用于所述向量处理操作<br>**《未公开》** | 未发现相关内容。 | 对比文件未提及寄存器文件提供具有其自身“宽度”的数据集。目标专利中“向量数据文件的宽度”是其架构的一个特定特征，涉及并行数据通道和样本集的位宽。对比文件未公开此类特征。 |
| **技术特征M**：从所述至少一个输出数据流路径接收具有所述至少一个向量数据文件的宽度的所述经重排序的结果输出向量数据样本集以便被存储。<br>**《未公开》** | 未发现相关内容。 | 同技术特征L，对比文件未提及接收具有特定“宽度”的数据集。 |
| **技术特征N**：其特征在于：所述至少一个向量数据文件被进一步配置成：在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集<br>**《隐含公开》** | 第[0061]段：“...first and second readout ports RD0 and RD1 for outputting readout results...” | 对比文件公开了寄存器文件具有用于输出读取结果的读端口（RD0， RD1）。这相当于向量数据文件在输入数据流路径上的输出端口。本领域技术人员可以毫无疑义地得出，通过该输出端口，寄存器文件提供其存储的数据。因此，技术特征N被对比文件隐含公开。 |
| **技术特征O**：在所述至少一个输出数据流路径中在至少一个向量数据文件输入上接收所述经重排序的结果输出向量数据样本集<br>**《隐含公开》** | 第[0061]段：“...and write back-use port W for inputting the results of the execution of instructions that are subject to write back.” | 对比文件公开了寄存器文件具有用于输入需写回结果的写回端口（port W）。这相当于向量数据文件在输出数据流路径上的输入端口。因此，技术特征O被对比文件隐含公开。 |
| **技术特征P**：所述至少一个执行单元被进一步配置成：在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集<br>**《隐含公开》** | 第[0063]段：“The following is input to the bypass network 409a: data read from the first and second readout ports RD0 and RD1 of the register file 408a... Consequently, the data necessary to the execution of the instruction is either bypassed or selected, and output to the user customizable instruction unit 402a and the core instruction execution unit 40.” | 对比文件描述了通过旁路网络（bypass network）将来自寄存器文件的数据（以及其他数据）输出到用户可定制指令单元和核心指令执行单元。这必然意味着执行单元具有接收这些数据的输入端口。本领域技术人员可以合理推断执行单元具有输入端口以接收操作所需的数据。因此，技术特征P被对比文件隐含公开。 |
| **技术特征Q**：对所述输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径中在至少一个执行单元输出上提供所述结果输出向量数据样本集<br>**《直接公开》** | 第[0079]段：“The instruction execution results for the IBU 404 are transmitted to the second write port W1 of the reorder buffer 406a via the data line 458.” 第[0104]段：“The instruction execution results for the user customizable instruction unit 402a are transmitted to the fourth write port W3 of the reorder buffer 406a via the data line 455.” | 对比文件明确记载了执行单元（如IBU 404， 用户可定制指令单元402a）在执行指令后，将其执行结果通过数据线（如458， 455）输出到重排序缓冲器。这对应于执行单元在其输出上提供结果输出数据。因此，技术特征Q被对比文件直接公开。 |
| **技术特征R**：所述至少一个重排序电路系统被进一步配置成：在所述至少一个输出数据流路径中在至少一个重排序电路系统输入上从所述至少一个执行单元接收所述结果输出向量数据样本集<br>**《直接公开》** | 第[0079]段：“The instruction execution results for the IBU 404 are transmitted to the second write port W1 of the reorder buffer 406a via the data line 458.” 第[0104]段：“The instruction execution results for the user customizable instruction unit 402a are transmitted to the fourth write port W3 of the reorder buffer 406a via the data line 455.” | 对比文件明确记载了重排序缓冲器通过其写端口（W1， W3等）从执行单元接收指令执行结果。这对应于重排序电路系统在其输入上从执行单元接收结果输出数据样本集。因此，技术特征R被对比文件直接公开。 |
| **技术特征S**：在所述至少一个输出数据流路径中在至少一个重排序电路系统输出上提供所述经重排序的结果输出向量数据样本集。<br>**《隐含公开》** | 第[0057]段：“The reorder buffer 406a... transmits instruction execution results to the register file 408a in the W stage.” | 对比文件描述了重排序缓冲器将指令执行结果传输到寄存器文件。要完成此传输，重排序缓冲器必然具有一个输出端口（或数据路径接口）用于提供数据。本领域技术人员可以合理推断重排序缓冲器具有输出端口以输出其存储的、经重排序的结果。因此，技术特征S被对比文件隐含公开。 |
| **技术特征T**：其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻；在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。<br>**《未公开》** | 未发现相关内容。 | 对比文件未描述重排序缓冲器内部包含“多个输出向量数据样本选择器”，也未描述这些选择器被配置为从非毗邻的样本中进行选择以实现重排序。对比文件的重排序是基于指令的完成顺序（FIFO原则）和条目管理（tag number， commit processing），并非基于对数据样本本身进行交织、解交织或其他重排操作的选择器网络。因此，技术特征T未被公开。 |
| **技术特征U**：其特征在于，所述至少一个重排序电路系统是能配置的以便基于可编程重排序数据路径配置输入被重新配置成选择性地对所述结果输出向量数据样本集进行重排序。<br>**《未公开》** | 未发现相关内容。 | 对比文件未提及重排序缓冲器可以根据可编程的配置输入被重新配置以选择性地进行重排序。其重排序功能似乎是固定的（按指令发出顺序）。 |
| **技术特征V**：其特征在于，所述至少一个重排序电路系统被进一步配置成基于所述可编程重排序数据路径配置输入被重新配置成在要由所述至少一个执行单元执行的所述VPE的每个时钟循环上选择性地对所述结果输出向量数据样本集进行重排序。<br>**《未公开》** | 未发现相关内容。 | 同技术特征U，对比文件未公开此类可编程的重排序配置，更不用说以每个时钟循环为基础进行重新配置。 |
| **技术特征W**：其特征在于，所述至少一个抽头延迟线包括：影子抽头延迟线，其被配置成：在所述至少一个输入数据流路径中将来自所述至少一个向量数据文件的所述输入向量数据样本集接收到多个影子流水线寄存器中<br>**《未公开》** | 未发现相关内容。 | 对比文件未提及任何“影子抽头延迟线”或类似结构。 |
| **技术特征X**：针对每个处理级，将所述多个影子流水线寄存器中的所述输入向量数据样本集移位所述向量数据样本宽度以进入主抽头延迟线，从而提供所述经移位的输入向量数据样本集<br>**《未公开》** | 未发现相关内容。 | 由于技术特征W（影子抽头延迟线）未被公开，因此其移位操作也未被公开。 |
| **技术特征Y**：所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集。<br>**《未公开》** | 未发现相关内容。 | 由于技术特征D（主抽头延迟线）未被公开，因此其提供经移位样本的功能也未被公开。 |
<<<A>>><<<C>>><<<I>>><<<K>>><<<Q>>><<<R>>>
<<<b>>><<<j>>><<<n>>><<<o>>><<<p>>><<<s>>>