对比文件名称：2008-11-13_US2008282070A_发明申请_US20080282070A1 SIMD ARITHMETIC DEVICE CAPABLE OF HIGH-SPEED COMPUTING
目标专利名称：在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法 CN105765523B
模型名称：深度求索
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：至少一个向量数据文件，所述至少一个向量数据文件被配置成：在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作<br>**《直接公开》** | 说明书第[0038]段：“The general-purpose register file 17 is composed of, for example, 32 general-purpose registers each having a length of, for example, 64 bits (8 bytes/4 half words/2 words) and stores parallel arithmetic data, rearrangement pattern data, or the like. The general-purpose register file 17 is connected to the SIMD computing unit 16, memory access unit 18, and rearranging circuit 20. When receiving a register number from the instruction decode unit 14, the general-purpose register file 17 supplies the data stored in the register corresponding to the register number to the SIMD computing unit 16, memory access unit 18, and rearranging circuit 20.” | 对比文件公开了通用寄存器文件（general-purpose register file），其存储并行算术数据（parallel arithmetic data），并能根据指令解码单元提供的寄存器编号，将对应寄存器中存储的数据提供给SIMD计算单元（SIMD computing unit）。这相当于目标专利中的“向量数据文件”，其作用是在输入数据流路径中提供经取回的输入向量数据样本集，以便用于向量（SIMD）处理操作。因此，本领域技术人员能够毫无疑义地得出对比文件公开了技术特征A。 |
| **技术特征B**：从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储<br>**《直接公开》** | 说明书第[0038]段：“The operation results of the SIMD computing unit 16, memory access unit 18, and rearranging circuit 20 are supplied to the general-purpose register file 17 via the selectors 23, 24.” | 对比文件公开了SIMD计算单元、内存访问单元和重排电路（rearranging circuit）的操作结果通过选择器（selectors）提供给通用寄存器文件。当重排电路对数据进行重排序后，其输出的结果将通过选择器提供给通用寄存器文件进行存储。这对应于目标专利中向量数据文件从输出数据流路径接收经重排序的结果输出向量数据样本集以便存储的功能。因此，本领域技术人员能够毫无疑义地得出对比文件公开了技术特征B。 |
| **技术特征C**：在所述至少一个输入数据流路径中提供的至少一个执行单元<br>**《直接公开》** | 说明书第[0038]段：“The SIMD computing unit 16 ... performs an arithmetical operation on parallel arithmetic data supplied from said plurality of general-purpose registers” | 对比文件公开了SIMD计算单元（SIMD computing unit），它接收来自通用寄存器文件的并行算术数据并执行算术运算。该单元位于数据流路径中，接收输入数据并执行处理，其作用与目标专利中的“执行单元”相同，都是对输入向量数据样本集执行向量处理操作。因此，本领域技术人员能够毫无疑义地得出对比文件公开了技术特征C。 |
| **技术特征D**：在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线，<br>**《未公开》** | 对比文件全文中未提及任何形式的“抽头延迟线”（tapped-delay line）或其等效结构。 | 对比文件的核心在于通过存储在模式寄存器中的预定义模式数据对数据进行重排，以提高SIMD计算效率。其中并未涉及任何在向量数据文件与执行单元之间设置的、用于在多个处理级中对输入向量数据样本集进行移位的“抽头延迟线”结构。因此，对比文件既未直接公开也未隐含公开技术特征D。 |
| **技术特征E**：所述至少一个抽头延迟线被配置成：从所述至少一个向量数据文件接收所述输入向量数据样本集<br>**《未公开》** | 对比文件全文中未提及任何形式的“抽头延迟线”（tapped-delay line）或其等效结构，因此也未描述其如何接收输入向量数据样本集。 | 由于技术特征D（抽头延迟线）未被公开，作为其配置功能之一的技术特征E也必然未被公开。对比文件中不存在从向量数据文件接收输入向量数据样本集的抽头延迟线。 |
| **技术特征F**：针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级，在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度，以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集<br>**《未公开》** | 对比文件全文中未提及“向量处理级”、“流水线寄存器移位输入向量数据样本集”或“经移位的输入向量数据样本集”等概念。 | 目标专利的该特征描述的是抽头延迟线的核心功能，即针对向量处理操作（如滤波、相关）的多个处理级，在流水线寄存器中对输入数据进行移位，为每个处理级提供经移位的输入数据。对比文件的架构和数据处理方式完全不同，其SIMD计算单元执行的是基于指令的算术操作，不涉及对同一组数据进行多级、逐级移位的处理流程。因此，对比文件未公开技术特征F。 |
| **技术特征G**：所述至少一个执行单元被配置成：针对所述多个处理级中的每个处理级，在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集<br>**《未公开》** | 对比文件全文中未提及执行单元接收“经移位的输入向量数据样本集”以用于多个处理级。 | 该特征与技术特征F紧密相关，是执行单元与抽头延迟线配合工作的描述。由于对比文件中不存在提供“经移位的输入向量数据样本集”的抽头延迟线（技术特征F），因此其执行单元（SIMD计算单元）也不会被配置成针对多个处理级接收这样的数据。因此，对比文件未公开技术特征G。 |
| **技术特征H**：针对所述多个处理级中的每个处理级，对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集<br>**《未公开》** | 对比文件全文中未提及针对多个处理级，对经移位的输入向量数据样本集执行向量处理操作。 | 该特征描述了执行单元在多个处理级中，基于经移位的输入数据执行操作并产生输出。对比文件的SIMD计算单元执行操作的方式是基于单条指令对输入数据进行一次或多次并行运算，其处理模型并非目标专利所描述的基于抽头延迟线的多级移位处理模型。因此，对比文件未公开技术特征H。 |
| **技术特征I**：至少一个重排序电路系统，所述至少一个重排序电路系统被配置成：在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集<br>**《直接公开》** | 说明书第[0043]段：“According to the supplied pattern data, the rearranging circuit 20 rearranges the data supplied from the general-purpose register file 17. The rearranging circuit 20 is connected to one input end of the selector 23. The other input end of the selector 23 is connected to the output end of the SIMD computing unit 16.” | 对比文件公开了重排电路（rearranging circuit 20），其输入端之一通过选择器23连接到SIMD计算单元16的输出端。这意味着重排电路能够在输出数据流路径上接收来自执行单元（SIMD计算单元）的结果输出向量数据样本集。其作用与目标专利中的“重排序电路系统”在此方面的功能相同。因此，本领域技术人员能够毫无疑义地得出对比文件公开了技术特征I。 |
| **技术特征J**：将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集，而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中<br>**《直接公开》** | 说明书第[0060]段：“... the SIMD computing unit 16 reads the data in the specified general-purpose registers $1, $2 from the general-purpose register file 17 and adds them. The rearranging circuit 20 rearranges the results of computing and stores the result into the destination register $4.” | 对比文件明确描述了在第二实施例中（参见图5及对应描述），SIMD计算单元从寄存器文件读取数据并计算，随后重排电路（rearranging circuit 20）对计算结果进行重排，并将重排后的结果存储到目标寄存器中。这个过程是连续的，中间结果（计算后的数据）在重排前并未先存储回通用寄存器文件（即向量数据文件）。这完全符合目标专利中“进行中重排序”（in-flight）的核心思想，即结果输出向量数据样本集在被存储到向量数据文件之前被重排序。因此，本领域技术人员能够毫无疑义地得出对比文件公开了技术特征J。 |
| **技术特征K**：在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集。<br>**《直接公开》** | 说明书第[0038]段：“The rearranging circuit 20 ... The output end of the selector 23 is connected to one input end of the selector 24. ... The output end of the selector 24 is connected to the general-purpose register file 17.” 及第[0060]段：“The rearranging circuit 20 rearranges the results of computing and stores the result into the destination register $4.” | 对比文件公开了重排电路对数据进行重排后，其输出通过选择器23、24提供给通用寄存器文件（见图1、5及描述）。这对应于在输出数据流路径上提供经重排序的结果输出向量数据样本集，以便最终存储。因此，本领域技术人员能够毫无疑义地得出对比文件公开了技术特征K。 |
| **技术特征L**：其特征在于，所述至少一个向量数据文件被配置成：在所述至少一个输入数据流路径中提供具有所述至少一个向量数据文件的宽度的所述输入向量数据样本集以用于所述向量处理操作<br>**《隐含公开》** | 说明书第[0038]段：“The general-purpose register file 17 is composed of, for example, 32 general-purpose registers each having a length of, for example, 64 bits (8 bytes/4 half words/2 words) and stores parallel arithmetic data...” | 对比文件公开了通用寄存器文件由多个具有特定宽度（如64位）的寄存器组成，用于存储并行算术数据。当SIMD计算单元执行操作时，它从这些寄存器中读取数据。本领域技术人员可以合理推断，为了进行SIMD并行计算，从寄存器文件提供给执行单元的数据样本集通常会占据（或匹配）寄存器文件的宽度（例如，64位宽的数据集），以实现高效的数据传输和处理。因此，对比文件隐含公开了技术特征L。 |
| **技术特征M**：从所述至少一个输出数据流路径接收具有所述至少一个向量数据文件的宽度的所述经重排序的结果输出向量数据样本集以便被存储。<br>**《隐含公开》** | 说明书第[0038]段：“...The operation results ... are supplied to the general-purpose register file 17 via the selectors 23, 24.” 以及关于寄存器宽度的描述。 | 对比文件公开了操作结果（包括经重排的数据）被存储回通用寄存器文件。由于寄存器文件中的寄存器具有固定宽度（如64位），并且重排操作是在SIMD计算的输出上进行的，本领域技术人员可以合理推断，为了将结果正确存储回寄存器文件的某个寄存器中，经重排序的结果输出向量数据样本集在宽度上必然与目标寄存器的宽度（即向量数据文件的宽度）相匹配。因此，对比文件隐含公开了技术特征M。 |
| **技术特征N**：其特征在于：所述至少一个向量数据文件被进一步配置成：在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集<br>**《隐含公开》** | 说明书第[0038]段：“... the general-purpose register file 17 supplies the data stored in the register corresponding to the register number to the SIMD computing unit 16...” | 对比文件公开了通用寄存器文件根据寄存器编号将数据提供给SIMD计算单元。提供数据必然通过某个输出端口或数据路径。虽然对比文件未明确命名“向量数据文件输出”，但本领域技术人员能够毫无疑义地理解，数据从寄存器文件传输到计算单元这一过程，在物理上必然涉及寄存器文件的输出端。因此，对比文件隐含公开了技术特征N。 |
| **技术特征O**：在所述至少一个输出数据流路径中在至少一个向量数据文件输入上接收所述经重排序的结果输出向量数据样本集<br>**《隐含公开》** | 说明书第[0038]段：“The operation results ... are supplied to the general-purpose register file 17 via the selectors 23, 24.” | 对比文件公开了操作结果通过选择器提供给通用寄存器文件。接收数据必然通过某个输入端口或数据路径。虽然对比文件未明确命名“向量数据文件输入”，但本领域技术人员能够毫无疑义地理解，数据被存储回寄存器文件这一过程，在物理上必然涉及寄存器文件的输入端。因此，对比文件隐含公开了技术特征O。 |
| **技术特征P**：所述至少一个执行单元被进一步配置成：在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集<br>**《隐含公开》** | 说明书第[0038]段：“The SIMD computing unit 16 ... performs an arithmetical operation on parallel arithmetic data supplied from said plurality of general-purpose registers” | 对比文件公开了SIMD计算单元对从通用寄存器文件提供的并行算术数据执行算术运算。接收这些数据必然通过某个输入端口或数据路径。虽然对比文件未明确命名“执行单元输入”，但本领域技术人员能够毫无疑义地理解，计算单元接收输入数据这一过程，在物理上必然涉及计算单元的输入端。因此，对比文件隐含公开了技术特征P。 |
| **技术特征Q**：对所述输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径中在至少一个执行单元输出上提供所述结果输出向量数据样本集<br>**《隐含公开》** | 说明书第[0038]段：“The SIMD computing unit 16 ... performs an arithmetical operation ...” 以及第[0043]段：“The other input end of the selector 23 is connected to the output end of the SIMD computing unit 16.” | 对比文件公开了SIMD计算单元执行算术运算，并且其输出端连接到选择器23。虽然对比文件未明确命名“执行单元输出”，但本领域技术人员能够毫无疑义地理解，计算单元产生计算结果并输出这一过程，在物理上必然涉及计算单元的输出端，并且该输出位于通向重排电路和寄存器文件的数据流路径中。因此，对比文件隐含公开了技术特征Q。 |
| **技术特征R**：所述至少一个重排序电路系统被进一步配置成：在所述至少一个输出数据流路径中在至少一个重排序电路系统输入上从所述至少一个执行单元接收所述结果输出向量数据样本集<br>**《隐含公开》** | 说明书第[0043]段：“The rearranging circuit 20 is connected to one input end of the selector 23. The other input end of the selector 23 is connected to the output end of the SIMD computing unit 16.” | 对比文件公开了重排电路通过选择器23连接到SIMD计算单元的输出端。这意味着重排电路通过其输入端（虽然未明确命名）从执行单元接收数据。本领域技术人员能够毫无疑义地理解这一连接关系所隐含的输入配置。因此，对比文件隐含公开了技术特征R。 |
| **技术特征S**：在所述至少一个输出数据流路径中在至少一个重排序电路系统输出上提供所述经重排序的结果输出向量数据样本集。<br>**《隐含公开》** | 说明书第[0038]段：“The rearranging circuit 20 ... The output end of the selector 23 is connected to one input end of the selector 24. ... The output end of the selector 24 is connected to the general-purpose register file 17.” | 对比文件公开了重排电路的输出通过选择器23、24最终连接到通用寄存器文件。这意味着重排电路通过其输出端（虽然未明确命名）提供经重排序的数据到输出数据流路径中。本领域技术人员能够毫无疑义地理解这一连接关系所隐含的输出配置。因此，对比文件隐含公开了技术特征S。 |
| **技术特征T**：其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻；在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。<br>**《隐含公开》** | 说明书第[0038]段：“According to the supplied pattern data, the rearranging circuit 20 rearranges the data supplied from the general-purpose register file 17.” 及第[0046]-[0051]段关于模式数据格式的描述（例如图3A-3D）。 | 对比文件的重排电路根据模式数据对输入数据进行重排。模式数据指定了如何从源数据中选择数据元素以形成目标数据。例如，图3A中，每个目标字节需要从16个源字节中选择一个，这必然涉及从可能不相邻的源位置选择数据。为了实现这种基于任意模式的选择，重排电路内部必然包含类似多路复用器（选择器）的电路结构，每个选择器根据模式数据的指示，从输入数据（结果输出向量数据样本集）的多个位置（包括非相邻位置）中选择一个数据输出，从而形成经重排序的输出数据。因此，对比文件隐含公开了技术特征T。 |
| **技术特征U**：在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。<br>**《隐含公开》** | （同技术特征T引用） | 该特征是对选择器功能的进一步描述，已包含在技术特征T的隐含公开论述中。对比文件重排电路基于模式数据选择数据元素的过程，必然包含在多个输入（包括非相邻的输入）之间进行选择的操作，以产生最终的重排输出。 |
| **技术特征V**：其特征在于，所述至少一个重排序电路系统是能配置的以便基于可编程重排序数据路径配置输入被重新配置成选择性地对所述结果输出向量数据样本集进行重排序。<br>**《直接公开》** | 说明书第[0038]段：“The pattern register 22 holds a plurality of items of pattern data. ... According to the pattern number supplied from the instruction decode unit 14, the pattern select circuit 21 selects the rearrangement pattern data held in the pattern register 22 and supplies it to the rearranging circuit 20.” 及第[0044]段关于指令格式包含模式寄存器编号（PT）的描述。 | 对比文件明确公开了模式寄存器存储多种重排模式数据，模式选择电路根据指令中包含的模式寄存器编号（PT）选择特定的模式数据并供给重排电路。这意味着重排电路执行何种重排序操作，是基于指令可编程的（通过指定不同的模式寄存器编号）。这完全符合“基于可编程重排序数据路径配置输入被重新配置”的特征。因此，本领域技术人员能够毫无疑义地得出对比文件公开了技术特征V。 |
| **技术特征W**：其特征在于，所述至少一个重排序电路系统被进一步配置成基于所述可编程重排序数据路径配置输入被重新配置成在要由所述至少一个执行单元执行的所述VPE的每个时钟循环上选择性地对所述结果输出向量数据样本集进行重排序。<br>**《直接公开》** | 说明书第[0044]-[0045]段关于指令格式的描述，以及第[0060]段示例：“When the rearrangement instruction MAS. H is issued, ...”。处理器通常以时钟循环为单位取指、译码和执行。 | 对比文件公开了重排操作由具体的指令（如MAS.H，ADDSRT.H等）触发，指令中包含指定重排模式的参数（PT）。在处理器中，指令的执行是按时钟循环推进的。本领域技术人员公知，对于每一条需要重排的指令，处理器会在其执行周期内，根据该指令中携带的模式编号（可编程配置输入）来配置重排电路，从而在该指令执行期间（可以认为是在该时钟循环或相关时钟循环上）对结果输出向量数据样本集进行选择性重排序。不同的指令可以指定不同的重排模式。因此，对比文件直接公开了技术特征W。 |
| **技术特征X**：其特征在于，所述至少一个抽头延迟线包括：影子抽头延迟线，其被配置成：在所述至少一个输入数据流路径中将来自所述至少一个向量数据文件的所述输入向量数据样本集接收到多个影子流水线寄存器中<br>**《未公开》** | 对比文件全文中未提及任何形式的“抽头延迟线”、“影子抽头延迟线”或“影子流水线寄存器”。 | 对比文件的架构完全不涉及用于多级数据移位的抽头延迟线结构，因此更不存在作为其一部分的“影子抽头延迟线”。该特征未被公开。 |
| **技术特征Y**：针对每个处理级，将所述多个影子流水线寄存器中的所述输入向量数据样本集移位所述向量数据样本宽度以进入主抽头延迟线，从而提供所述经移位的输入向量数据样本集<br>**《未公开》** | 对比文件全文中未提及任何与“影子抽头延迟线”、“主抽头延迟线”以及数据在它们之间移位相关的描述。 | 该特征描述了影子抽头延迟线与主抽头延迟线之间具体的移位交互。由于对比文件中根本不存在这些组件，因此该特征未被公开。 |
| **技术特征Z**：所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集。<br>**《未公开》** | 对比文件全文中未提及任何形式的“主抽头延迟线”或在多个处理级中提供经移位的输入向量数据样本集。 | 该特征描述了主抽头延迟线的功能。由于对比文件中根本不存在抽头延迟线结构，因此该特征未被公开。 |
<<<A>>><<<B>>><<<C>>><<<I>>><<<J>>><<<K>>><<<V>>><<<W>>><<<l>>><<<m>>><<<n>>><<<o>>><<<p>>><<<q>>><<<r>>><<<s>>><<<t>>><<<u>>>