返回项目页面
对比文件列表
1996-11-27_EP0744686A_发明公开_EP0744686A1 Manipulation of data_+++A_B_C_K_L_M_N_O_P_Q_T_U_V_W_i_j_r_s+++.docx
2026-03-24 23:26
2002-01-30_EP0744686B_发明授权_EP0744686B1 Manipulation of data_+++A_C_L_N_P_Q_V_b_i_k_m_o_r_s_t_u_w+++.docx
2026-03-24 23:26
2005-03-03_US2005050303A_发明申请_US20050050303A1 Hierarchical reorder buffers for controlling speculative execution in a multi-cluster system_+++C_I_K_a_b_n_o_p_q_r_s+++.docx
2026-03-24 23:26
2008-05-08_JP2008108220A_发明专利_JP2008108220A Arithmetic unit_+++A_B_C_I_J_K_N_O_P_Q_R_S_V_l_m_t_u_w+++.docx
2026-03-24 23:26
2008-06-12_US2008140750A_发明申请_US20080140750A1 Apparatus and method for performing rearrangement and arithmetic operations on data_+++C_J_a_b_i_k_n_o_p_q_r_s_v_w+++.docx
2026-03-24 23:26
2008-11-13_US2008282070A_发明申请_US20080282070A1 SIMD ARITHMETIC DEVICE CAPABLE OF HIGH-SPEED COMPUTING_+++A_B_C_I_J_K_V_W_l_m_n_o_p_q_r_s_t_u+++.docx
2026-03-24 23:26
2011-01-06_JP2011002908A_发明专利_JP2011002908A Processor and information processing system_+++A_B_C_N_O_P_Q_i_j_k_r_s+++.docx
2026-03-24 23:27
2011-09-21_CN102197369A_发明公开_CN102197369A 用于执行SIMD乘法-累积运算的装置及方法_+++A_C_E_F_G_H_Z_d_n_o_p_q_s_y+++.docx
2026-03-24 23:27
2012-03-20_US8140932B_发明授权_US08140932B2 Data interleaving circuit and method for vectorized turbo decoder_+++A_C_N_P_Q_S_l_m_o_t_u+++.docx
2026-03-24 23:27
2012-05-23_EP2455854A_发明公开_EP2455854A1 System, device, and method for on-the-fly permutations of vector memories for executing intra-vector operations_+++A_B_C_G_H_I_K_L_M_N_O_P_Q_R_S_V_W_d_e_f_j_t_x_y_z+++.docx
2026-03-24 23:27
US2007028077A1_Description_20260318_1758_+++A_C_I_K_Q_R_b_j_n_o_p_s+++.docx
2026-03-24 23:27
US2012131308A1_Description_20260318_1758_+++A_C_N_O_P_Q_i_l_m_r_s_v_w+++.docx
2026-03-24 23:27
WO2006106342A2_Description_20260318_1758_+++A_B_C_H_L_M_N_O_P_Q_R_S_T_U_V_W_f_g_i_j_k+++.docx
2026-03-24 23:27
2012-03-20_US8140932B_发明授权_US08140932B2 Data interleaving circuit and method for vectorized turbo decoder_+++A_C_N_P_Q_S_l_m_o_t_u+++.docx

对比文件名称:2012-03-20_US8140932B_发明授权_US08140932B2 Data interleaving circuit and method for vectorized turbo decoder

目标专利名称:在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法 CN105765523B

本次调用的模型名称:深度专利特征比对分析模型

## 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
技术特征A《直接公开》“the circuit 300 includes a data memory 302 that provides data storage for a decoder 304.” (说明书第[0031]段)对比文件公开了数据存储器302,其被配置为解码器304提供数据存储。当解码器(相当于执行单元)需要处理数据时,数据从该存储器中被取回并提供。这直接对应于目标专利中“至少一个向量数据文件被配置成在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于向量处理操作”。
技术特征B《未公开》“The data 312, in natural or interleaved order, is passed to the decoder 304.” (说明书第[0031]段) “Data 316 outputted from the decoder may be stored in the memory 302 or outputted to other processing modules.” (说明书第[0031]段)对比文件公开了解码器304输出的数据316可以存储回存储器302,但并未描述该输出数据是“经重排序的结果输出向量数据样本集”。解码器输出的是解码后的结果(如外信息或解码比特),而非一个在执行单元输出后、存储前被专门电路重排序的输出向量数据样本集。目标专利中的“经重排序”特指在输出数据流路径中由重排序电路系统执行的操作,该作用在对比文件中未被公开。
技术特征C《直接公开》“The decoder 304 is a parallel or vectorized processor comprising a number of processing elements 314 that operate in parallel to decode the data.” (说明书第[0031]段)对比文件明确公开了并行或向量化处理器(解码器304),其包含多个并行操作的处理元件314。这些处理元件直接对应于目标专利中“在所述至少一个输入数据流路径中提供的至少一个执行单元”。
技术特征D《未公开》未发现相关内容。目标专利中的“抽头延迟线”是一个特定的电路结构,用于在输入数据流路径中本地存储和移位输入向量数据样本集,以减少从向量数据文件的重新取回。对比文件描述的交织器电路(306)用于生成交织地址并从存储器取数据,其核心是地址生成逻辑和置换电路,并未包含用于在数据路径中对数据样本本身进行流水线式移位和存储的抽头延迟线结构。
技术特征E《未公开》未发现相关内容。由于对比文件未公开“抽头延迟线”(特征D),因此其接收输入向量数据样本集的功能自然也未公开。
技术特征F《未公开》未发现相关内容。对比文件的交织操作是通过生成交织地址来访问存储器中不同位置的数据实现的,并非通过在固定的流水线寄存器中物理移位数据样本本身来完成。目标专利中抽头延迟线“在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度”这一特定操作方式和结构,在对比文件中没有对应。
技术特征G《未公开》未发现相关内容。由于对比文件未公开“经移位的输入向量数据样本集”(特征F),因此执行单元接收该样本集的功能也未公开。
技术特征H《未公开》“Each processing element operates on a sub-section, sub-block, or ‘window’ of a received block of data.” (说明书第[0031]段)对比文件的处理元件314对数据进行操作(解码),这可以视为一种“向量处理操作”。但是,该操作是基于从存储器按交织地址取回的数据,而不是基于特征G中定义的“经移位的输入向量数据样本集”。因此,该技术特征的整体组合未被公开。
技术特征I《未公开》“An interleaver circuit 306 is operable to transfer data from the memory 302 to the decoder 304.” (说明书第[0031]段)对比文件中的交织器电路306在存储器302和解码器304之间的**输入**数据路径上操作,接收来自存储器的数据并将其(经重排序后)传递给解码器。而目标专利的重排序电路系统位于**执行单元(解码器)与向量数据文件(存储器)之间的输出数据流路径上**,用于接收来自执行单元的结果输出数据。两者的位置、数据流向和作用(对输入数据重排序 vs 对输出数据重排序)均不相同。
技术特征J《未公开》未发现相关内容。目标专利的核心点之一是“进行中重排序”,即在结果数据**存储到向量数据文件之前**进行重排序,从而无需先存储再后处理。对比文件的交织器在数据输入到解码器时进行重排序,而解码结果的输出和存储过程并未描述涉及类似的重排序操作。因此,该特征未被公开。
技术特征K《未公开》未发现相关内容。与特征I、J相关联,由于对比文件未公开在输出数据流路径上进行重排序的电路,因此提供经重排序的输出数据样本集的功能也未公开。
技术特征L《隐含公开》“In a vectorized decoder, a length-K block of data is divided into M typically non-overlapping length-W ‘windows’, K=MW, that are processed synchronously by M processors.” (说明书第[0044]段) “The 10×4B memory 502 contains the 40 data samples of a block.” (说明书第[0052]段,结合图5)对比文件描述了向量化解码器将数据块划分为M个长度为W的窗口,并由M个处理器同步处理。存储器502被组织为行(对应窗口内地址)和列(对应窗口)。当处理数据时,例如在自然顺序下,处理器处理一整列数据(见图5描述),这相当于一个窗口宽度的数据。本领域技术人员可以理解,存储器(向量数据文件)的宽度设计需与处理窗口的宽度相匹配,以便一次提供或接收一个窗口宽度的数据样本集。因此,可以合理推断存储器被配置为提供和接收具有其宽度(即窗口宽度W)的数据集。
技术特征M《隐含公开》同特征L引用。基于与特征L相同的推理,存储器502的组织形式意味着它可以接收并存储来自处理器的数据向量。虽然对比文件未明确描述存储“经重排序的结果输出向量数据样本集”,但考虑到存储器存储数据块,且处理结果需要存回(见说明书第[0031]段),本领域技术人员可以合理推断,当数据以向量形式(即一个窗口宽度的数据)从解码器输出并存储时,存储器需要接收具有其宽度(即窗口宽度)的数据集。
技术特征N《直接公开》“In operation, the index generator 500 generates an intra-window index 506 (w) that is passed to a memory access controller 508. ... the memory access controller 508 comprises a row selector that causes the four data elements in the corresponding row of the memory 502 to be passed to the inter-window permutation circuit 504.” (说明书第[0052]段,结合图5)对比文件明确描述了内存访问控制器508根据生成的窗内地址(w),选择存储器502中对应行的数据元素,并将其传递出去。这直接对应于目标专利中“所述至少一个向量数据文件被进一步配置成:在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集”。
技术特征O《隐含公开》“Data 316 outputted from the decoder may be stored in the memory 302...” (说明书第[0031]段) 结合特征L、M的论述。对比文件提到解码器输出的数据316可以存储回存储器302。虽然未明确描述该数据是“经重排序的结果输出向量数据样本集”,也未指定是通过“向量数据文件输入”接收,但本领域技术人员结合向量化处理架构(数据以窗口/向量为单位处理)和存储器存储数据的功能,可以合理推断存储器具有用于接收处理结果(可能是向量形式)的输入端口或接口。
技术特征P《直接公开》“The data 312, in natural or interleaved order, is passed to the decoder 304.” (说明书第[0031]段) “... the inter-window permutation circuit 504. ... outputs the data in permuted order to the processing elements of the decoder.” (说明书第[0052]段)对比文件明确说明了数据312(无论是自然顺序还是交织顺序)被传递给解码器304。具体到图5的示例,置换电路504将数据以置换后的顺序输出给解码器的处理元件。这直接对应于“所述至少一个执行单元被进一步配置成:在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集”。
技术特征Q《直接公开》“Each processing element operates on a sub-section, sub-block, or ‘window’ of a received block of data.” (说明书第[0031]段)对比文件公开了每个处理元件对接收到的数据块的一个子部分进行操作,即执行解码处理。这对应于执行向量处理操作。虽然未明确提及“执行单元输出”,但解码操作必然产生输出结果(数据316),本领域技术人员能够毫无疑义地理解处理元件在执行操作后会产生结果输出。因此,该特征被直接公开。
技术特征R《未公开》未发现相关内容。对比文件中的交织器/置换电路(306/504)位于存储器与解码器之间的**输入**路径上,从存储器接收数据并输出给解码器。目标专利的重排序电路系统位于**执行单元输出与向量数据文件输入之间**,从执行单元接收结果输出数据。两者接收数据的来源截然不同,因此该特征未被公开。
技术特征T《隐含公开》“The interleaver includes an index generator 500, a memory 502 and an inter-window permutation circuit 504.” (说明书第[0052]段) “The inter-window permutation circuit 504 permutes the order of the four data elements in accordance with the permutation vector and outputs the data in permuted order...” (说明书第[0052]段)对比文件公开了窗间置换电路504,它根据置换向量对从存储器一行中取出的四个数据元素的顺序进行置换。为了实现从一种顺序到另一种顺序的置换,该电路必然包含选择逻辑,例如多路复用器,这些选择器需要从输入的一组数据元素(对应于“结果输出向量数据样本集”,尽管此处是输入数据)中选择特定的元素输出。虽然对比文件中该电路处理的是输入数据,且未明确描述选择“不毗邻”的样本,但其进行任意置换的功能隐含了具备在输入元素间进行选择的能力。本领域技术人员可以理解,实现任意置换的选择器电路有可能被配置为选择非毗邻的输入元素。
技术特征U《隐含公开》同特征T引用。特征U是特征T的进一步限定,描述了选择器具体选择“不毗邻”的样本。如特征T论述,实现任意窗间置换的电路,其选择逻辑为了达到所需的排列顺序,完全有可能需要从非毗邻的位置选择数据元素。例如,将一个窗口内的第一个元素和第三个元素交换位置,就需要选择器能够选择非毗邻的输入。因此,该特征被对比文件隐含公开。
技术特征V《未公开》未发现相关内容。目标专利中重排序电路系统可基于“可编程重排序数据路径配置输入”被重新配置,这提供了根据不同指令动态改变重排序模式(如交织、解交织)的灵活性。对比文件中的置换电路504其置换模式由索引生成器500产生的置换向量控制,该置换向量是基于特定的交织多项式(如QPP)计算得出的,目的是实现标准规定的固定交织图案,而非一种可由用户或指令灵活编程选择多种不同重排序模式的通用可配置电路。两者作用不同。
技术特征W《未公开》未发现相关内容。该特征依赖于特征V的可编程配置输入,既然特征V未被公开,且对比文件也未描述在每个时钟循环上动态重新配置置换模式,因此该特征未被公开。
技术特征X《未公开》未发现相关内容。目标专利中的“影子抽头延迟线”和“主抽头延迟线”是用于高效数据移位的特定电路结构。对比文件全文未涉及任何类似结构的描述。
技术特征Y《未公开》未发现相关内容。由于特征X未公开,因此特征Y也未公开。
技术特征Z《未公开》未发现相关内容。由于特征X、Y未公开,因此特征Z也未公开。

<<<A>>><<<C>>><<<N>>><<<P>>><<<Q>>><<<S>>>

<<<l>>><<<m>>><<<o>>><<<t>>><<<u>>>

权利要求与技术特征

A 包括:至少一个向量数据文件,所述至少一个向量数据文件被配置成: 在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作
B 从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储
C 在所述至少一个输入数据流路径中提供的至少一个执行单元
D 在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线,
E 所述至少一个抽头延迟线被配置成:从所述至少一个向量数据文件接收所述输入向量数据样本集
F 针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级,在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度,以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集
G 所述至少一个执行单元被配置成: 针对所述多个处理级中的每个处理级,在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集
H 针对所述多个处理级中的每个处理级,对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集
I 至少一个重排序电路系统,所述至少一个重排序电路系统被配置成: 在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集
J 将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集,而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中
K 在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集。
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE