对比文件名称：2009-07-02_US2009168493A_发明申请_US20090168493A1 SEMICONDUCTOR MEMORY DEVICE WITH STACKED MEMORY CELL AND METHOD OF MANUFACTURING THE STACKED MEMORY CELL
目标专利名称：334包括位于钉扎层中的功能层的磁性存储元件及其制造方法CN102986047B
模型名称：DeepSeek
作为资深专利代理师，我将根据目标专利说明书的内容，对权利要求中的技术特征进行解释，并与对比文件进行严谨比对。
**目标专利技术方案核心理解**：
根据目标专利说明书，其要解决的技术问题是：在STT-MRAM的制造过程中，高温后端工艺（如退火）会导致钉扎层堆叠中不希望的材料扩散（例如AF层中的Mn原子、耦合层中的Ru原子），从而破坏反铁磁耦合、衰减交换耦合、损坏界面、降低磁阻和热稳定性等（参见说明书第[0006]段）。为解决此问题，目标专利在钉扎层堆叠的底部钉扎层和/或顶部钉扎层中插入一个或多个“功能层”（参见第[0028]段）。这些功能层可以是扩散势垒层、结晶增强层或补充层（参见第[0035], [0036], [0037], [0040]段）。其中，“结晶增强功能层”可由钽（Ta）等体心立方材料形成，用于增强相邻层（如耦合层中的Ru或隧穿势垒中的MgO）的结晶化，从而提高耦合强度、降低退火温度并使界面平滑（参见第[0038]段）。
**对比文件技术方案核心理解**：
对比文件主要涉及一种具有堆叠存储单元的半导体存储器，其核心在于将多个控制晶体管（例如第一控制晶体管为体晶体管，第二控制晶体管为薄层晶体管）垂直堆叠在不同层上，以在减小单元尺寸的同时提供更大的编程电流，从而提高相变存储器（PRAM）或磁阻存储器（MRAM）的集成密度（参见摘要、第[0012]-[0013], [0095]段）。对比文件也提及了MRAM单元，并描述了其基本结构，包括钉扎层、自由层、隧穿势垒等（参见第[0146]-[0152]段，图17）。然而，对比文件关注的重点是通过堆叠晶体管结构来增加电流驱动能力，并未涉及在钉扎层堆叠内部插入功能层以解决材料扩散和增强结晶的问题。
**特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 (段落/位置) | 公开性论述 |
| **技术特征A**：《隐含公开》<br>其包括：钉扎层堆叠，其集成在自旋转移力矩磁阻随机存取存储器STT-MRAM中 | 第[0146]段： “A magnetic random access memory (MRAM), which is a type of non-volatile information storing device, uses magnetization to store information while conventional memory utilizes electric charge.”<br>第[0152]段： “Alternatively, a current supplied by the first and second transistors N17A, N17B can change the magnetization direction of the free layer of the MTJ by using a spin transfer torque (STT) phenomenon.” | 对比文件明确公开了MRAM（磁阻随机存取存储器）以及利用自旋转移力矩（STT）现象来改变自由层磁化方向的技术。STT-MRAM是本领域公知的MRAM的一种实现方式。虽然对比文件未明确其描述的MRAM单元（如图17）必须为STT-MRAM，但其在第[0152]段提及了利用STT现象的可能性。因此，本领域技术人员在阅读对比文件后，可以合理推断其描述的MRAM单元可以被构建或应用于STT-MRAM中。故该特征被隐含公开。 |
| **技术特征B**：《隐含公开》<br>所述钉扎层堆叠由多个层形成 | 第[0147]段： “MRAMs utilize the magneto-resistance effect to store information in a magnetic storage element. A magnetic storage element can be formed of two ferromagnetic plates, which are separated by a thin insulating layer.”<br>第[0148]段： “Further, an MRAM device can include a plurality of MRAM cells composed of magnetic tunnel junctions (MTJs) on a single transistor. A MTJ can be composed of multiple thin layers...” | 对比文件描述了MRAM的存储元件由多个薄层（multiple thin layers）形成，这构成了磁性隧道结（MTJ）。虽然未使用“钉扎层堆叠”这一术语，但根据本领域公知常识，MTJ必然包含钉扎层（至少一个铁磁层被钉扎）和自由层等。由“多个薄层”形成的MTJ结构隐含了其钉扎层部分可以由多个层构成。因此，本领域技术人员可以合理推断出“钉扎层堆叠由多个层形成”。故该特征被隐含公开。 |
| **技术特征C**：《未公开》<br>所述多个层包括底部钉扎层、耦合层和顶部钉扎层 | 第[0151]段： “The MTJ comprises a pinned layer 1708, a non-magnetic layer 1709, and an information storage layer 1710... An anti-ferromagnetic layer 1707, which is referred to as a pinning layer, is added to the pinned layer 1708.” | 对比文件图17及相关描述公开了MTJ包含钉扎层（pinned layer 1708）、非磁性层（1709，即隧穿势垒）和信息存储层（1710，即自由层），以及反铁磁层（1707，钉扎层）。然而，对比文件并未描述钉扎层1708本身是一个由“底部钉扎层、耦合层和顶部钉扎层”构成的复合堆叠结构（即合成反铁磁结构SAF）。图17所示的钉扎层1708是一个单一的层。目标专利中明确划分的“底部钉扎层、耦合层、顶部钉扎层”这一特定复合结构未被公开。 |
| **技术特征D**：《未公开》<br>第一功能层，其安置于所述底部钉扎层或所述顶部钉扎层中 | 无 | 对比文件全文未提及在钉扎层（无论是否为复合结构）内部安置任何“功能层”。其解决技术问题的手段是堆叠控制晶体管，而非在MTJ的钉扎层内插入附加层。该特征是目标专利的核心创新点，在对比文件中完全没有对应记载。 |
| **技术特征E**：《未公开》<br>其中所述第一功能层是形成自钽的结晶增强功能层。 | 无 | 对比文件未公开任何在钉扎层中的功能层，更未公开由钽（Ta）形成的、用于增强结晶的功能层。目标专利说明书第[0038]段明确解释了由Ta形成的结晶增强功能层的作用（增强Ru或MgO结晶），该具体材料和功能在对比文件中无任何提示。 |
| **技术特征F**：《未公开》<br>其中所述第一功能层保护所述钉扎层堆叠免于穿过所述多个层的高温材料扩散。 | 无 | 对比文件未涉及任何关于防止高温工艺中材料扩散的问题，也未记载任何层具有此类保护功能。目标专利说明书第[0028]段明确指出了功能层的该作用，这是其要解决的核心问题之一，在对比文件中完全没有体现。 |
| **技术特征G**：《未公开》<br>其中所述结晶增强功能层促进晶体形成。 | 无 | 如上所述，对比文件未公开“结晶增强功能层”，因此其“促进晶体形成”的作用也未被公开。该作用是目标专利赋予其特定功能层（如Ta层）的具体技术效果。 |
| **技术特征H**：《未公开》<br>其中安置所述第一功能层的所述底部钉扎层或所述顶部钉扎层包括第一层和第二层，所述第一功能层插入于所述第一层与第二层之间。 | 无 | 该特征限定了功能层在钉扎层内部的插入方式。由于对比文件既未公开复合钉扎层结构（特征C），也未公开在钉扎层内的功能层（特征D），因此这种具体的插入结构更无从谈起。目标专利图3-10详细示出了这种插入结构。 |
| **技术特征I**：《未公开》<br>其进一步包括第二功能层，所述第二功能层安置于与安置所述第一功能层的所述底部钉扎层或所述顶部钉扎层相对的钉扎层中。 | 无 | 该特征涉及在钉扎层堆叠的两侧（底部和顶部钉扎层）均设置功能层。对比文件未公开任何功能层，因此该包含多个功能层的方案未被公开。目标专利图5、9、10示出了此类实施例。 |
| **技术特征J**：《未公开》<br>其中所述第二功能层由不同于所述第一功能层的材料形成。 | 无 | 由于对比文件未公开第一、第二功能层，因此其材料是否相同或不同的问题不存在。 |
| **技术特征K**：《未公开》<br>其中所述第二功能层由相同于所述第一功能层的材料形成。 | 无 | 同上。 |
| **技术特征L**：《未公开》<br>其进一步包括与所述第一功能层安置于同一底部钉扎层或顶部钉扎层中的第二功能层。 | 无 | 该特征涉及在同一钉扎层内设置多个功能层。对比文件未公开任何功能层，因此该方案未被公开。目标专利图9、10示出了此类实施例。 |
| **技术特征M**：《直接公开》<br>其进一步包括反铁磁层、隧穿势垒层、自由层和/或罩盖层。 | 第[0151]段： “The MTJ comprises a pinned layer 1708, a non-magnetic layer 1709, and an information storage layer 1710... An anti-ferromagnetic layer 1707, which is referred to as a pinning layer, is added to the pinned layer 1708.”<br>（图17中还显示了顶部电极1711和底部电极1706，罩盖层是顶部电极或保护层的常见形式） | 对比文件直接公开了MTJ包含：反铁磁层（1707，钉扎层）、钉扎层（1708）、非磁性层（1709，即隧穿势垒层）和信息存储层（1710，即自由层）。虽然“罩盖层”未明确命名，但图17中位于信息存储层1710之上的导电层1711（连接到比特线）在实际器件中常起到类似罩盖或顶部电极的作用。本领域技术人员能够毫无疑义地确定MTJ包含这些基本层结构。因此，该特征被直接公开。 |
| **技术特征N**：《直接公开》<br>其中所述存储元件集成在选自由以下各项组成的群组的电子装置中：机顶盒、音乐播放器、视频播放器、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。 | 第[0172]段： “It will further be appreciated that resistance based memory and resistance based memory arrays as described herein can be used in conjunction with memory cards, computers, digital cameras, and other electronic devices requiring non-volatile memory storage.”<br>第[0175]-[0176]段及图13-16： 描述了包含所述存储器（可以是PRAM、MRAM等）的计算机系统、主机系统、记忆卡等。 | 对比文件明确记载了其中描述的电阻式存储器（包括MRAM）可用于计算机、数码相机等需要非易失性存储的电子设备中（第[0172]段）。附图13-16及其描述进一步具体展示了存储器与计算机系统、主机系统（可包含所述各类电子设备）的结合。虽然列举的设备列表不完全一致，但“计算机”被明确公开，且其他设备（如数码相机）属于“其他电子设备”范畴。本领域技术人员能够毫无疑义地得出该存储元件可集成于此类电子装置中的结论。因此，该特征被直接公开。 |
| **技术特征O**：《隐含公开》<br>其中所述STT-MRAM装置集成在至少一个半导体裸片中。 | 第[0189]段： “As described above, a semiconductor memory device in accordance with embodiments disclosed herein, include a plurality of resistive-change memory cells...”<br>（根据半导体制造公知常识，半导体存储器器件通常制造在半导体晶圆上，并被切割成半导体裸片进行封装） | 对比文件通篇描述的是“半导体存储器件”（semiconductor memory device），其制造必然涉及半导体工艺。虽然未明确提及“半导体裸片”这一封装前的形态，但根据本领域的公知常识，半导体存储器件是在半导体衬底上制造，最终形成集成在半导体裸片中的芯片。本领域技术人员阅读对比文件后，能够合理且直接地推断出该半导体存储器件（当其为MRAM/STT-MRAM时）是集成在至少一个半导体裸片中的。因此，该特征被隐含公开。 |
**总结**：
对比文件公开了目标专利中关于MTJ基本层结构（特征M）和电子装置应用（特征N）的特征。对于STT-MRAM的集成（特征A）、钉扎层由多层形成（特征B）以及集成在半导体裸片中（特征O），对比文件提供了隐含公开的基础。然而，目标专利最核心、区别于现有技术的发明点——**在钉扎层堆叠（特别是具有底部钉扎层、耦合层、顶部钉扎层的复合结构）内部安置功能层（尤其是由钽形成的结晶增强功能层）以解决高温扩散和增强结晶的问题**——所对应的技术特征（C, D, E, F, G, H, I, J, K, L）均未被对比文件公开。对比文件解决的是通过堆叠晶体管来提高集成度和电流驱动能力的不同技术问题。
<<<M>>><<<N>>>
<<<a>>><<<b>>><<<o>>>