返回项目页面
对比文件列表
2004-12-14_US6830971B_发明授权_US06830971B2 High K artificial lattices for capacitor applications to use in CU or AL BEOL_+++D_a_b_c_e+++.docx
2026-03-24 23:36
2006-08-16_CN1819194A_发明公开_CN1819194A 具有多种垂直排列电容区域的电容元件_+++D_E_G_a_b_c+++.docx
2026-03-24 23:36
2006-08-17_US2006180895A_发明申请_US20060180895A1 Capacitor device with vertically arranged capacitor regions of various kinds_+++C_D+++.docx
2026-03-24 23:36
2007-06-12_US7230434B_发明授权_US07230434B1 Multi-layered capacitor_+++A_C_D_E_j+++.docx
2026-03-24 23:36
2007-11-22_US2007268653A_发明申请_US20070268653A1 High yield, high density on-chip capacitor design_+++A_B_C_E+++.docx
2026-03-24 23:36
2008-03-01_TW200811915A_发明专利_TW200811915A 高良率高密度晶片電容設計 HIGH YIELD HIGH DENSITY ON-CHIP CAPACITOR DESIGN_+++A_B_C_D_E_g_j+++.docx
2026-03-24 23:36
2008-09-25_US2008230820A_发明申请_US20080230820A1 SEMICONDUCTOR DEVICE_+++A_B_C_D_E_G+++.docx
2026-03-24 23:36
2008-10-02_JP2008235498A_发明专利_JP2008235498A Semiconductor device_+++a_b_c_e+++.docx
2026-03-24 23:36
2008-12-12_KR1020080108351A_发明公开_KR1020080108351A 고수율 고밀도 온-칩 커패시터 설계_+++B_E_G_a_c_d+++.docx
2026-03-24 23:36
2009-01-15_DE102008028554A_发明专利_DE102008028554A1 Semiconductor device with reduced capacitance tolerance value_+++A_C_D_E_G_b_j+++.docx
2026-03-24 23:36
2009-01-15_US2009014832A_发明申请_US20090014832A1 Semiconductor Device with Reduced Capacitance Tolerance Value_+++B_C_D_E_a_j+++.docx
2026-03-24 23:36
2009-02-11_EP2022081A_发明公开_EP2022081A1 HIGH YIELD HIGH DENSITY ON-CHIP CAPACITOR DESIGN_+++b_c_d_j+++.docx
2026-03-24 23:36
2007-06-12_US7230434B_发明授权_US07230434B1 Multi-layered capacitor_+++A_C_D_E_j+++.docx

**对比文件名称**:2007-06-12_US7230434B_发明授权_US07230434B1 Multi-layered capacitor

**目标专利名称**:互补后端制程(BEOL)电容器CN105074915B

**本次调用的模型名称**:DeepSeek

### **特征比对表格**

技术特征描述与公开性判断对比文件原文引用 (段落标号或部分)公开性论述
**技术特征A**:包括:耦合到集成电路(IC)器件的互连堆叠的第一上互连层的金属氧化物金属(MOM)电容器结构。<br>**判断:《直接公开》**[0015] “The capacitor also includes a second capacitive element (114-1 & 114-2) which is arranged just below the second conductor plate 112.”<br>[0017] “The second capacitive element (114-1 & 114-2) is of a MOM (Metal-Oxide-Metal) type, including first and second conductor regions 114-1 and 114-2 formed on the same layer...”<br>[0018] “The first conductor plate 110 of the first capacitive element and the second conductor region 114-2 of the second capacitive element are electrically connected to each other...”对比文件公开了包括第一电容元件(MIM型)和第二电容元件(MOM型)的多层电容器结构(见[0006])。第二电容元件(114-1 & 114-2)即为MOM电容器结构(见[0017])。该MOM电容器结构(第二电容元件)通过第二导体区域114-2与第一电容元件的第一导体板110电连接(见[0018])。第一导体板110位于第一层(见[0015]),相当于互连堆叠中的一个上互连层。因此,对比文件直接公开了“耦合到第一上互连层(第一导体板110)的MOM电容器结构(第二电容元件)”。
**技术特征B**:所述MOM电容器结构包括所述互连堆叠的至少一个下互连层。<br>**判断:《未公开》**[0015] “The capacitor also includes a second capacitive element (114-1 & 114-2) which is arranged just below the second conductor plate 112.”<br>[0017] “...including first and second conductor regions 114-1 and 114-2 formed on the same layer, which is just below the second conductor plate 112 of the first capacitive element.”对比文件确实指出MOM电容器结构(第二电容元件)位于第一电容元件的第二导体板112“正下方”(just below)的层上(见[0015],[0017])。然而,目标专利说明书(背景技术及具体实施方式)明确强调其“下互连层”具有更小的互连宽度和空间(例如M1-M6),用于形成高电容密度的MOM电容器,这与“上互连层”(如M9, M10)在尺寸和功能定位上不同。对比文件仅描述了MOM结构在MIM结构“下方”的位置关系,但并未公开该MOM结构是形成在具有特定尺寸特征(更小线宽/间距)的“互连堆叠的至少一个下互连层”中。该“下互连层”在目标专利中具有特定的技术含义(与上互连层相对,用于高密度MOM电容),对比文件未披露此含义或相应结构。因此,该特征未被公开。
**技术特征C**:所述互连堆叠中的耦合到所述MOM电容器结构的第二上互连层。<br>**判断:《直接公开》**[0018] “...while the second conductor plate 112 of the first capacitive element and the first conductor region 114-1 of the second capacitive element are electrically connected to each other.”对比文件中的第一电容元件包括第二导体板112(见[0015])。该第二导体板112与MOM电容器结构(第二电容元件)的第一导体区域114-1电连接(见[0018])。第二导体板112位于第二层(见[0015]),相当于另一个上互连层。因此,对比文件直接公开了存在一个与MOM电容器结构耦合的“第二上互连层(第二导体板112)”。
**技术特征D**:位于所述第一上互连层与所述第二上互连层之间的至少一个金属绝缘体金属(MIM)电容器层。<br>**判断:《直接公开》**[0015] “The capacitor includes a first capacitive element (110 & 112) having a first conductor plate 110 formed on a first layer, a second conductor plate 112 formed on a second layer and an insulator arranged between the first and second conductor plates 110 and 112.”<br>[0016] “The first capacitive element (110 & 112) is of a MIM (Metal-Insulator-Metal) type.”对比文件明确公开了第一电容元件是MIM型电容器(见[0016]),其结构包括位于第一导体板110(第一上互连层)和第二导体板112(第二上互连层)之间的绝缘体(insulator)(见[0015])。该绝缘体即为MIM电容器中的介电层,构成“MIM电容器层”。因此,对比文件直接公开了“位于第一与第二上互连层之间的至少一个MIM电容器层(绝缘体)”。
**技术特征E**:耦合到所述MOM电容器结构的MIM电容器结构。<br>**判断:《直接公开》**[0015] 描述了包括第一电容元件(MIM)和第二电容元件(MOM)的电容器。<br>[0018] 描述了第一电容元件(MIM)的两个极板分别与第二电容元件(MOM)的两个导体区域电连接。对比文件的整个发明点就是提供一种包含MIM电容和MOM电容的多层电容器(见[0006], [0015])。并且,如图1及[0018]所述,MIM电容器结构(第一电容元件)与MOM电容器结构(第二电容元件)通过导体板与导体区域的连接而电耦合,共同构成一个整体电容器。因此,对比文件直接公开了“耦合到MOM电容器结构的MIM电容器结构”。
**技术特征F**:所述MIM电容器结构包括第一电容器极板和第二电容器极板,所述第一电容器极板仅包括所述第一上互连层的一部分。<br>**判断:《未公开》**[0015] “...a first capacitive element (110 & 112) having a first conductor plate 110 formed on a first layer, a second conductor plate 112 formed on a second layer...”对比文件中MIM电容器结构(第一电容元件)具有独立形成的、完整的第一导体板110和第二导体板112(见[0015],图1,3)。目标专利特征F强调“第一电容器极板仅包括所述第一上互连层的一部分”,这意味着该极板不是专门为MIM电容制备的独立极板,而是利用互连堆叠中已有的上互连层(如M9)的一部分来充当。对比文件中的第一导体板110是一个专门为MIM电容设置的、位于特定层上的独立导体板,并非“仅包括上互连层的一部分”。因此,该特征未被公开。
**技术特征G**:所述第二电容器极板包括所述至少一个MIM电容器层的至少一部分。<br>**判断:《未公开》**[0015] “...and an insulator arranged between the first and second conductor plates 110 and 112.”对比文件中MIM电容器结构的第二电容器极板是第二导体板112(见[0015]),它是一个独立的金属板。目标专利特征G要求“第二电容器极板包括所述至少一个MIM电容器层的至少一部分”。根据目标专利说明书(如[0009], [0028]),其MIM电容器结构可以是由MIM电容器层(如高K介电层上形成的顶部极板)与上互连层共同构成,其中第二极板是“MIM电容器层”的一部分(如顶部极板252,358)。这与对比文件中由独立导体板112构成第二极板的结构不同。因此,该特征未被公开。
**技术特征H**:其特征在于,进一步包括处于所述互连堆叠的所述第一上互连层和所述第二上互连层之间的附加MIM电容器结构,所述附加MIM电容器结构包括第一电容器极板、介电层、以及所述MIM电容器结构的第一电容器极板,所述MIM电容器结构的第一电容器极板作为所述附加MIM电容器结构的第二电容器极板。<br>**判断:《未公开》**全文未见相关描述。对比文件仅公开了单个MIM电容器结构与MOM电容器结构组合。目标专利特征H描述了在第一、第二上互连层之间还有一个“附加MIM电容器结构”,并且该附加结构与前述MIM结构共享极板,形成堆叠。这是一种更复杂的多层MIM电容组合结构。对比文件完全没有提及或暗示存在这样的附加MIM电容器结构及其共享极板的连接关系。因此,该特征未被公开。
**技术特征I**:其特征在于,所述第二上互连层的第一部分被耦合到所述附加MIM电容器结构的第一电容器极板,并且所述第二上互连层的第二部分被耦合到所述附加MIM电容器结构的所述第二电容器极板。<br>**判断:《未公开》**全文未见相关描述。该特征依赖于特征H中的“附加MIM电容器结构”。由于对比文件未公开该附加结构,因此自然也未曾公开第二上互连层被划分为不同部分并分别连接到该附加结构两个极板的具体连接方式。因此,该特征未被公开。
**技术特征J**:其特征在于,所述电容器被集成到蜂窝电话、手持式个人通信系统(PCS)单元、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、便携式数据单元、和/或固定位置数据单元中。<br>**判断:《隐含公开》**[0003] “As a result, the more capacitance is provided, the more dead space is made in a semiconductor chip.”<br>[0004] “...which improves integration of a semiconductor chip.”对比文件明确其多层电容器应用于“半导体芯片”(semiconductor chip)中(见[0003], [0004])。本领域技术人员公知,半导体芯片(集成电路)是构成各种电子设备的核心部件。将集成电路中集成的电容器应用于诸如蜂窝电话、个人通信设备、娱乐设备、导航设备、数据单元等电子设备中,是本领域的常规和普遍应用。因此,虽然对比文件未明确列举这些具体设备类型,但本领域技术人员根据其公开的“半导体芯片”应用,能够直接且毫无疑义地推导出该电容器可以被集成到这些常见的电子设备中。因此,该特征被隐含公开。

<<<A>>><<<C>>><<<D>>><<<E>>>

<<<j>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE