对比文件名称：1998-10-27_US5828235A_发明授权_US5828235A Semiconductor integrated circuit device having power reduction mechanism
目标专利名称：用于扩展信号比较电压范围的电路和方法 CN105009451B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：所述电路包括：锁存电路**<br>**《直接公开》** | 对比文件说明书段落[0017]：“Besides, the present invention has been described with a MOS semiconductor integrated circuit device as an example, but the present invention is applicable to a metal insulator semiconductor (MIS) integrated circuit device in general.” 段落[0010]：“FIG. 16A shows an example of a latch circuit obtained by combining two NAND gates... FIG. 16B shows a circuit diagram... FIG. 17 shows an example... FIG. 24 shows an example in which the present invention is applied to a latch circuit shown in FIG. 16A.” | 对比文件明确公开了锁存电路（latch circuit），如图16A、16B、17、24所示，并且说明其发明可应用于包含锁存电路在内的半导体集成电路器件中。这与目标专利中作为电路组成部分的“锁存电路”具有相同的结构和功能，都是用于存储和维持逻辑状态。因此，本领域技术人员能够毫无疑义地得出对比文件公开了“锁存电路”这一技术特征。 |
| **技术特征B：响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点**<br>**《未直接或隐含公开》** | 对比文件说明书段落[0021]：“FIG. 27 shows an example of a circuit composed of N-channel MOS transistors only. In FIG. 27, PC represents a precharge signal, and IN1 and IN2 represent input signals... Namely, this circuit outputs the NOR of IN1 and IN2.” | 对比文件图27公开了一个NMOS动态电路，其接收两个输入信号IN1和IN2，并基于预充电信号PC工作，最终输出IN1和IN2的或非结果。该电路在复位（预充电）和求值（比较）阶段工作，其输出节点电压是动态的。然而，该电路是一个动态逻辑门（或非门），其功能是执行逻辑运算，而非专门用于比较两个输入信号的电压大小以产生指示其相对关系的输出。目标专利中的“比较器”核心功能是响应于差分输入信号对，比较其电压差并输出比较结果至锁存电路。对比文件的动态逻辑电路并未被描述为或隐含地用作此种电压比较器。此外，虽然该动态电路的输出节点电压是动态的，但对比文件并未将其描述为耦合至一个独立的、电压受外部电路控制以扩展工作范围的“动态节点”。因此，对比文件未公开“响应于差分输入信号对的比较器”耦合至锁存电路和特定动态节点的技术特征。 |
| **技术特征C：受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围**<br>**《未直接或隐含公开》** | 对比文件说明书段落[0006]：“In order to solve the above-described problems, according to the present invention, control circuit means for controlling the supply of a large current and a small current is inserted between the source of a MOS transistor and the power supply so as to apply a current to the MOS transistor circuit by switching these currents in accordance with their use.” 段落[0007]：“FIG. 1A is a circuit diagram of an inverter according to an embodiment of the present invention... SC and SS represent switches and RC and RS represent resistances.” | 对比文件公开了受控开关（SC, SS）和电阻（RC, RS），它们插入在逻辑电路（如反相器）的电源端与供电轨之间，用于在高速模式（开关闭合）和低功耗模式（开关断开，通过电阻供电）之间切换。其作用是通过限制电流来降低功耗，并通过在低功耗模式下利用电阻压降产生的体效应和栅源负压来抑制亚阈值漏电流。这与目标专利中“受时钟控制升压电路”的功能有本质区别。目标专利的升压电路通过电容器在时钟控制下的充放电，主动将动态节点（作为比较器的地参考或电源参考）的电压“推升”到低于地或高于电源的电位，从而扩大比较器输入晶体管的有效栅源电压范围，使其在低电源电压下仍能正常工作。对比文件的电路仅是 passively 通过电阻限制电流产生压降，目的是减小漏电流，而非主动产生一个负压或升压来扩展有效工作电压范围。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| **技术特征D：其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器**<br>**《隐含公开》** | 对比文件说明书段落[0023]：“FIG. 29 shows an embodiment in which the present invention is applied to a CMOS inverter... A control pulse CK is inputted to the gate of the NMOS transistor MN1 and a control pulse CKB is inputted to the gate of the PMOS transistor MP1. CKB represents a complementary signal of CK.” 图29中，由MP1和MN1组成的电路接收CK和CKB，实质上构成了一个反相器功能（尽管输入是互补信号），其连接在电源VHH和地VLL之间。 | 对比文件图29公开了一个CMOS电路，其中晶体管MP1和MN1的栅极分别接收互补时钟信号CKB和CK，它们的源漏极串联在电源VHH和地VLL之间。这实质上构成了一个受时钟控制的开关，其功能等同于一个反相器：当CK为高电平时，CKB为低，MN1导通，MP1截止，输出点（两者连接点）被拉低；当CK为低电平时，CKB为高，MP1导通，MN1截止，输出点被拉高。这个结构可以被视为一个“耦合在电源电压与接地之间的第一反相器”，尽管其主要被描述为开关。在宽松的隐含公开判断标准下，本领域技术人员有可能从该电路结构中推断出使用一个反相器作为受控开关元件。 |
| **技术特征E：其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子**<br>**《隐含公开》** | 对比文件说明书段落[0023]：“A control pulse CK is inputted to the gate of the NMOS transistor MN1 and a control pulse CKB is inputted to the gate of the PMOS transistor MP1.” 以及图29所示，MP1和MN1的连接点（即等效反相器的输出）虽然未直接显示耦合至电容器，但对比文件全文多处（如图4、7等）使用开关和电阻/电流镜等元件来控制电源路径。考虑到电容器是电路中常见的储能和耦合元件，用于实现电压移位或定时功能是本领域的公知常识。 | 对比文件明确公开了由MP1和MN1构成的开关/反相器响应于时钟信号CK及其反相信号CKB。虽然对比文件图29没有明确画出该“反相器”输出连接至电容器，但为了实现电压的切换和维持，在时钟控制电路中引入电容器是电子设计中的常规技术手段。例如，在动态节点处添加电容以稳定电压或实现电荷分享是常见做法。在隐含公开的宽松标准下，可以认为本领域技术人员有可能从对比文件公开的受时钟控制的开关电路出发，结合公知常识，推理出使用电容器与之耦合以实现特定功能（如电荷泵），尽管对比文件中该电容器的具体连接方式（耦合至反相器输出）和目的（产生负压）与目标专利不同。 |
| **技术特征F：第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号**<br>**《直接公开》** | 对比文件说明书段落[0023]：“A control pulse CK is inputted to the gate of the NMOS transistor MN1 and a control pulse CKB is inputted to the gate of the PMOS transistor MP1. CKB represents a complementary signal of CK.” | 对比文件明确记载了控制脉冲CKB是CK的互补信号（complementary signal）。要生成互补信号，必然需要一个反相功能单元，例如一个第二反相器。这是数字电路中的基本常识。因此，本领域技术人员能够毫无疑义地从对比文件的描述中得出，存在一个用于接收时钟信号CK并生成反相时钟信号CKB的第二反相器（或具有同等反相功能的电路）。 |
| **技术特征G：开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。**<br>**《隐含公开》** | 对比文件说明书段落[0023]：图29中，晶体管MN1和MP1本身即可被视为开关。具体地，MN1的栅极受CK控制，其导通时将节点NL（可类比为电容器的第二端子可能连接的点）耦合至地VLL。虽然这里控制MN1的信号是CK而非明确由第二反相器产生的CKB，但考虑到CK和CKB是互补关系，控制逻辑可以等效转换。 | 对比文件图29中，NMOS晶体管MN1的栅极接收时钟信号CK，其源极接地（VLL），漏极连接至内部节点NL。当CK为高电平时，MN1导通，将节点NL耦合至地。这实现了一个“开关选择性地将某节点耦合至接地”的功能。尽管该开关直接响应于CK，而CK与目标专利中开关响应的“反相时钟信号”相位相反，但在电路设计中，通过调整逻辑极性来适配开关控制是常规设计选择。在宽松的隐含公开标准下，可以认为对比文件公开了一个由时钟信号控制的开关，用于将某节点选择性地接地。至于该节点是否被明确为“电容器的第二端子”，如特征E的论述，结合电容器使用的公知常识，本领域技术人员有可能进行此类推理。 |
| **技术特征H：其特征在于，所述节点被偏置为低于接地的电压。**<br>**《未直接或隐含公开》** | 对比文件说明书段落[0006]：“For example, in a period where high-speed operation is required, the switches SC and SS are switched on, and VCC and VSS are applied directly to the inverter L... On the other hand, in a period where low power consumption is required, the switches SC and SS are switched off and power is supplied to the inverter through the resistances... As a result of the voltage drop due to the fact that the subthreshold current flows through resistances, VCL drops lower than VCC and VSL rises higher than VSS.” | 对比文件在低功耗模式下，由于亚阈值电流流过电阻产生压降，使得逻辑电路的地端电压VSL会“上升高于”VSS（即接地电位）。这是电压升高，而非降低。目标专利的核心创新点之一是在比较阶段将动态节点（作为比较器的地参考）的电压偏置到“低于接地”的负电压，从而增大比较器输入晶体管的栅源电压。对比文件从未提及或暗示将任何节点偏置到低于接地（负电压）的情况。其电压变化方向（升高）和作用（减小漏电流）与目标专利（降低电压以扩展输入范围）截然不同。因此，该特征未被公开。 |
| **技术特征I：其特征在于，所述节点提供所述比较器的接地参考。**<br>**《未直接或隐含公开》** | 对比文件说明书段落[0007]：“FIG. 1A is a circuit diagram of an inverter according to an embodiment of the present invention. In FIG. 1A, L represents a CMOS inverter... switches SC and SS and resistances R and R are inserted in parallel between power supply terminals VCL and VSL of an inverter L and power supplies VCC and VSS, respectively.” | 在对比文件的图1A等实施例中，逻辑电路（如反相器L）有自己的电源端VCL和VSL。在低功耗模式下，VSL会因电阻压降而高于VSS，但VSL仍然是该逻辑电路的“低电源端”或“地参考端”。然而，这个“节点”（VSL）是逻辑电路本身的电源端子，并非如目标专利中那样，是一个专门耦合至比较器源极、且电压可被外部升压电路独立控制以扩展范围的“动态节点”。更重要的是，如特征H所述，该节点的电压变化方向和目的与目标专利不同。因此，尽管对比文件存在逻辑电路的接地参考端，但其技术内涵和作用与目标专利的“节点提供所述比较器的接地参考”存在显著差异，该特征未被公开。 |
| **技术特征J：其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管**<br>**《未直接或隐含公开》** | 对比文件说明书段落[0021]：“FIG. 27 shows an example of a circuit composed of N-channel MOS transistors only... IN1 and IN2 represent input signals.” 图27显示了多个NMOS晶体管，其栅极接收输入信号IN1、IN2等。 | 对比文件图27的NMOS动态电路中，确实有晶体管的栅极接收输入信号（如IN1, IN2），并且这些晶体管的源极最终连接到地。然而，该电路是一个动态逻辑门，并非目标专利所定义的、用于比较两个输入电压大小的“比较器”。其晶体管是对输入信号进行逻辑运算（或非）的一部分，而不是以差分对的形式工作，并基于其源极电压被动态偏置来扩展比较范围。因此，对比文件未公开目标专利中这种特定结构和功能的比较器。 |
| **技术特征K：耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。**<br>**《未直接或隐含公开》** | 对比文件说明书段落[0021]：“At the time of operation, IN1 and IN2 are brought to a high level or remain at a low level after PC is brought to a low level. When at least one of IN1 and IN2 is brought to a high level, OUT is brought to a low level. When both of IN1 and IN2 remain at a low level, OUT is left (as is) at a high level. Namely, this circuit outputs the NOR of IN1 and IN2.” | 对比文件图27的动态电路输出是输入IN1和IN2的或非逻辑结果。其工作机制是基于预充电后，输入信号控制下拉路径是否导通来决定输出电平，并非基于两个对称晶体管（分别响应差分信号）的放电速率竞争来决定比较结果。目标专利中比较器的输出机制是通过两个晶体管对预充电节点放电速率的竞争，并由锁存电路锁存该竞争结果，以此指示两个输入信号的相对大小。这种基于放电速率竞争的动态锁存比较器结构在对比文件中没有公开。 |
| **技术特征L：其特征在于，所述节点提供所述比较器的供电参考。**<br>**《未直接或隐含公开》** | 对比文件说明书段落[0007]：如图1A，逻辑电路L的电源端VCL连接到VCC或通过电阻/开关。 | 与特征I类似，对比文件中逻辑电路有电源端VCL，但其是作为高电位电源端，且电压在低功耗模式下会降低（VCL < VCC），而非如目标专利图4实施例中那样，节点被偏置到高于电源电压以作为“供电参考”。对比文件没有公开将节点电压升到高于电源电压的技术。因此，该特征未被公开。 |
| **技术特征M：其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管**<br>**《未直接或隐含公开》** | 同技术特征J的论述。 | 同技术特征J，对比文件未公开目标专利中定义的、用于电压比较的比较器结构。该特征未被公开。 |
| **技术特征N：耦合至所述节点并响应于第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。**<br>**《未直接或隐含公开》** | 对比文件中未见公开。 | 该特征描述了基于充电速率竞争的比较器变体（例如使用PMOS晶体管和升高的供电参考）。对比文件全文均未涉及任何基于晶体管充电速率竞争来决定输出比较结果的电路结构。因此，该特征既未被直接公开，也未被隐含公开。 |
<<<A>>><<<F>>>
<<<d>>><<<e>>><<<g>>>