**对比文件名称**：1996-05-31_None_发明专利_JPH08138381A Semiconductor integrated circuit device, fabrication thereof and internal voltage generation circuit
**目标专利名称**：用于扩展信号比较电压范围的电路和方法CN105009451B
**模型名称**：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A：所述电路包括：锁存电路** | 对比文件多处提及“ゲート回路”（gate circuit），例如图71、图73、图1等部分描述了CMOS反相器等逻辑门电路，这些可视为锁存电路的基本构成单元。例如，图73描述了包含交叉耦合反相器的锁存结构（“交叉結合されたインバータ対”）。 | **隐含公开 (a)**。对比文件广泛公开了在半导体集成电路（如存储器）中使用锁存电路（如触发器、交叉耦合反相器）作为基本逻辑或存储单元。例如，在存储器架构中，锁存电路用于锁存数据或地址信号。虽然对比文件未明确针对“比较器输出”的锁存，但锁存电路作为通用数字电路元件，其存在和应用是本领域的公知常识。本领域技术人员在构建比较器输出锁存功能时，会毫无疑义地使用锁存电路。因此，技术特征A被对比文件隐含公开。 |
| **B：响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点** | 对比文件未描述响应于差分输入信号对（Vin+, Vin-）并输出至锁存电路的比较器电路。对比文件中的“ゲート回路”（如CMOS反相器）通常响应于单端输入信号。对比文件中存在“サブ電源線”（子电源线，如110, 330a）或“サブ接地線”（子接地线，如150）等节点，其电压可在待机和活动模式间变化。例如，图5、图33等描述了子电源线（110, 330a）通过开关晶体管（PW）与主电源线（100, 320）连接，其电压可被切换。 | **未公开**。首先，对比文件未公开目标专利中定义的“比较器”，即一个专门用于比较两个共模/差分输入信号（Vin+, Vin-）并产生指示两者大小关系的输出的电路。对比文件中的逻辑门（如反相器）执行的是逻辑反相功能，而非差分信号的比较。其次，对比文件中的动态电压节点（如子电源线/子接地线）是作为逻辑门的供电轨（Vdd或Vss），其电压变化是为了控制逻辑门中晶体管的导通状态（开或关）以降低静态功耗，而不是作为比较器中差分对管的公共源极节点，通过改变其电位来扩大差分输入信号的共模输入范围。两者作用根本不同。因此，技术特征B未被对比文件公开。 |
| **C：受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围** | 对比文件公开了受时钟/控制信号控制的开关电路，用于切换主电源线（メイン電源線）与子电源线（サブ電源線）之间的连接。例如，图5中，开关晶体管PW响应于控制信号φCT，在活动周期导通，将子电源线110连接到主电源线100；在待机周期关断，子电源线110通过电阻R与主电源线100保持弱连接。图33、图34等也有类似结构。其作用是降低待机时的亚阈值漏电流，并在活动时快速恢复子电源线电压。 | **未公开**。对比文件中的受控开关电路（如晶体管PW）的作用是：在待机时，通过断开低阻路径（PW关断），使子电源线电压因漏电流在电阻R上产生压降而略微降低，从而使连接其上的PMOS晶体管栅源电压更负，进入更深截止状态，**降低**漏电流。在活动时，接通低阻路径（PW导通），使子电源线电压快速恢复到主电源电压，以确保逻辑门正常翻转速度。**这本质上是“降压待机、复位恢复”的功耗管理技术**。而目标专利的“受时钟控制升压电路”作用正好相反：在比较阶段，它主动将动态节点（比较器差分对的公共源极）的电压**降低到地以下（负电压）** 或**升高到电源以上**，从而**增大**差分对管（NMOS或PMOS）的栅源电压，使其在低电源电压下也能开启并工作在线性/饱和区，**扩展了有效的输入共模电压范围**。两者目的（功耗管理 vs. 扩展输入范围）、作用机理（降压截止 vs. 升压开启）和效果（降低电流 vs. 增大增益/速度）完全不同。因此，技术特征C未被对比文件公开。 |
| **D：其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器** | 对比文件公开了由PMOS和NMOS晶体管组成的CMOS反相器，其连接在电源（Vdd/Vcc/Vpp）和地（Vss）之间。这是集成电路的基本单元。 | **直接公开 (D)**。对比文件说明书多处描述了CMOS反相器的基本结构，例如第[0002]段、图71明确示出并描述了由PMOS晶体管PQ和NMOS晶体管NQ组成的反相器，连接在电源节点1（VCC）和接地节点3（VSS）之间。这直接对应于“耦合在电源电压与接地之间的第一反相器”。因此，技术特征D被对比文件直接公开。 |
| **E：其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子** | 对比文件公开了反相器响应于时钟或控制信号。例如，图68(A)的Vpp发生电路中，反相器710响应于时钟信号CKA，其输出节点730a连接到电容器712的一个端子。 | **直接公开 (E)**。对比文件图68(A)及其描述（第[0383]段）明确公开了：反相器710接收时钟信号CKA，并且其输出节点（730a）连接到电容器712的一个端子。这完全符合技术特征E的描述。因此，技术特征E被对比文件直接公开。 |
| **F：第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号** | 对比文件公开了使用反相器来生成反相信号。例如，图68(A)中，反相器716接收时钟信号CKB并产生反相信号。更普遍地，生成反相时钟信号是数字电路中的常规操作。 | **隐含公开 (f)**。对比文件图68(A)明确示出了反相器716接收时钟信号CKB并产生输出，这本质上是一个生成反相信号的第二反相器。虽然在该具体电路中，其输出用于驱动另一个电容器（718），但其核心功能“接收时钟并生成反相时钟信号”已被公开。本领域技术人员知晓，使用一个反相器对时钟信号取反是基础电路技术。因此，技术特征F被对比文件隐含公开。 |
| **G：开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。** | 对比文件公开了由信号控制的开关晶体管（如NMOS或PMOS），用于选择性连接。例如，图2-3的目标专利电路中，开关204（NMOS）响应于反相时钟IClk，将电容器206的第二端子选择性耦合到地。但在提供的对比文件段落中，未找到完全相同的、由反相时钟直接控制、将电容器一端选择性接地的开关结构。对比文件中的开关（如PW, NW）多用于连接电源线。 | **未公开**。虽然对比文件公开了受控开关晶体管的概念，但在其公开的与电荷泵或电压生成相关的电路（如图68(A)）中，并未公开一个响应于“反相时钟信号”、专门用于“将电容器的第二端子选择性地耦合至接地”的开关。图68(A)中的电容器712、718的连接方式不同。目标专利中此开关（如图2的204）与反相器（205）、电容器（206）的特定组合，用于在复位阶段将电容器下端接地以充电，在比较阶段断开以产生负电压，这是其升压机制的关键部分。对比文件未公开这一特定配置。因此，技术特征G未被对比文件公开。 |
| **H：其特征在于，所述节点被偏置为低于接地的电压。** | 对比文件提及了负电压Vbb的生成和应用（例如第[0021], [0218]段，图70），并提到该负电压可施加到衬底。但并未公开将作为“比较器差分对公共源极”的动态节点偏置到低于地的电压以扩展其输入范围。 | **未公开**。对比文件确实提到了负电压Vbb的存在和生成（例如用于衬底偏置），但从未教导或暗示将该负电压用于偏置一个“比较器”的公共源极节点，以增大其输入晶体管的栅源电压，从而扩展共模输入范围。在对比文件中，子电源线/子接地线的电压变化范围通常是在正电源和地之间（或略低于正电源），或者负电压Vbb用于完全不同的目的（如存储器单元的衬底偏置）。目标专利核心发明点之一——“将动态节点偏置为低于接地的电压以扩展比较器范围”——在对比文件中没有对应公开。因此，技术特征H未被对比文件公开。 |
| **I：其特征在于，所述节点提供所述比较器的接地参考。** | 对比文件中的子接地线（サブ接地線，如150）为连接其上的逻辑门（ゲート回路）提供接地参考（他方動作電源電圧）。例如，图13、图15等描述了子接地线150，其电压VS可略高于主接地线140的电压VSL，以为逻辑门G提供接地参考。 | **直接公开 (I)**。对比文件第[0148]段及图13明确描述：“サブ接地線１５０上の電圧ＶＳを一方動作電源電圧として動作するゲート回路Ｇ”（以子接地线150上的电压VS作为一方动作电源电压而动作的逻辑门电路G）。这清楚表明，子接地线（150）为其连接的逻辑门（G）提供了接地参考。因此，技术特征I被对比文件直接公开。 |
| **J：其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管** | 对比文件中的逻辑门（如CMOS反相器）包含耦合到电源线或接地线的晶体管，并响应于输入信号。例如，图1中的PMOS晶体管PQ，其源极耦合到子电源线110，栅极接收输入信号IN。 | **隐含公开 (j)**。对比文件公开了逻辑门（如反相器）中的晶体管（PMOS或NMOS），其源极耦合到一个电压节点（如子电源线或子接地线），栅极接收输入信号。虽然该逻辑门并非专为差分比较而设计，但其结构包含了“晶体管耦合至节点并响应于输入信号”这一基本特征。本领域技术人员可以理解，构成一个差分对需要两个这样的晶体管。因此，技术特征J被对比文件隐含公开。 |
| **K：耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。** | 对比文件未描述基于两个晶体管放电速率比较来确定差分输入大小的电路。对比文件中的逻辑门输出仅取决于其单一输入信号的逻辑电平。 | **未公开**。技术特征K定义了目标专利中动态锁存比较器的核心工作原理：通过比较两个分别响应于差分输入的晶体管（其源极共用至动态节点/接地参考）对负载电容的放电速率，来判断输入信号的相对大小。这是一个特定的、用于高速高精度比较的电路架构。对比文件中的标准逻辑门（如反相器、NAND等）不具备这种差分输入、动态放电比较的功能。因此，技术特征K未被对比文件公开。 |
| **L：其特征在于，所述节点提供所述比较器的供电参考。** | 对比文件中的子电源线（サブ電源線，如110）为连接其上的逻辑门（ゲート回路）提供电源参考（一方動作電源電圧）。例如，图1、图5等描述了子电源线110，其电压VC为逻辑门G提供电源电压。 | **直接公开 (L)**。对比文件第[0120]段及图1明确描述：“サブ電源電圧伝達線１１０上の電圧ＶＣを一方動作電源電圧として動作するゲート回路Ｇ”（以子电源线110上的电压VC作为一方动作电源电压而动作的逻辑门电路G）。这清楚表明，子电源线（110）为其连接的逻辑门（G）提供了供电参考。因此，技术特征L被对比文件直接公开。 |
| **M：其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管** | 同技术特征J的论述。对比文件公开了逻辑门中耦合到电压节点并响应于输入信号的晶体管。 | **隐含公开 (m)**。同特征J，对比文件隐含公开了该基本晶体管结构。 |
| **N：耦合至所述节点并响应于第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。** | 对比文件未描述基于两个晶体管充电速率比较来确定差分输入大小的电路。 | **未公开**。与技术特征K类似，这是针对PMOS差分对输入、基于充电速率比较的动态锁存比较器的工作原理。对比文件未公开此类电路。因此，技术特征N未被对比文件公开。 |
### 总结
根据以上分析，对比文件JPH08138381A公开了目标专利中的一些通用电路元件（如锁存电路、反相器、作为供电/接地参考的节点），但其核心发明——**一种通过受时钟控制的升压电路，将比较器差分对的公共源极节点（动态节点）偏置到低于地或高于电源的电压，从而扩展比较器在低电源电压下的有效输入电压范围的具体电路和方法**——并未被对比文件公开。对比文件中的分层电源结构旨在降低待机功耗，其电压调整方向、目的和电路作用机理均与目标专利有本质区别。
**直接公开的技术特征**：D, E, I, L
**隐含公开的技术特征**：A, f, j, m
<<<D>>><<<E>>><<<I>>><<<L>>>
<<<a>>><<<f>>><<<j>>><<<m>>>