返回项目页面
对比文件列表
1982-11-17_None_发明专利_JPS57186857A Receiving device_+++A_f+++.docx
2026-03-24 23:46
1991-10-15_US5057712A_发明授权_US5057712A Address transition detector for programmable logic array_+++A_F_I_b_l+++.docx
2026-03-24 23:46
1999-09-14_US5952848A_发明授权_US5952848A High-voltage tolerant input buffer in low-voltage technology_+++B_E_F_G_I_J_a_c+++.docx
2026-03-24 23:46
2004-08-31_US6784717B_发明授权_US06784717B1 Input buffer system using low voltage transistors_+++B_C_D_E_F_I_J_L_a_g_h+++.docx
2026-03-24 23:46
2005-05-26_US2005110520A_发明申请_US20050110520A1 Input stage for mixed-voltage-tolerant buffer without leakage issue_+++A_B_C_D_E_I_J_f_l+++.docx
2026-03-24 23:46
2006-10-05_US2006220686A_发明申请_US20060220686A1 Tolerant input circuit_+++B_E_F_I_a_c_d_g+++.docx
2026-03-24 23:46
2006-10-12_JP2006279569A_发明专利_JP2006279569A Tolerant input circuit_+++A_B_C_E_F_G_I_d+++.docx
2026-03-24 23:46
2007-10-02_US7276953B_发明授权_US07276953B1 Level shifting input buffer circuit_+++B_D_E_I_a_c_f+++.docx
2026-03-24 23:46
2009-05-05_US7528634B_发明授权_US07528634B2 High voltage comparator using sliding input low voltage devices_+++A_B_E_I_c_f+++.docx
2026-03-24 23:46
2009-08-06_US2009195269A_发明申请_US20090195269A1 INPUT STAGE FOR MIXED-VOLTAGE-TOLERANT BUFFER WITH REDUCED LEAKAGE_+++B_C_E_I_J_L_a_d_f+++.docx
2026-03-24 23:46
2010-02-11_US2010033214A_发明申请_US20100033214A1 HIGH VOLTAGE INPUT RECEIVER WITH HYSTERESIS USING LOW VOLTAGE TRANSISTORS_+++A_B_C_E_G_I_J_f_k+++.docx
2026-03-24 23:46
2010-10-26_US7821327B_发明授权_US07821327B2 High voltage input receiver using low voltage transistors_+++A_E_F_I_J_b_c_d_h+++.docx
2026-03-24 23:46
2011-06-28_US7969190B_发明授权_US07969190B2 Input stage for mixed-voltage-tolerant buffer with reduced leakage_+++A_B_C_D_E_F_I_J_L+++.docx
2026-03-24 23:46
1982-11-17_None_发明专利_JPS57186857A Receiving device_+++A_f+++.docx

对比文件名称:1982-11-17_None_发明专利_JPS57186857A Receiving device

目标专利名称:具有高电压输入能力的单端比较器电路CN104919703B

模型名称:专利创造性评估模型

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:输入节点,配置成接收输入电压范围内的输入电压,所述输入电压范围包括第一范围和第二范围。 <br> **直接公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。作为一个接收设备(Receiving device),其必然包含用于接收外部信号的输入节点。输入信号的电压必然处于一个特定的工作范围内,该范围通常包括代表逻辑“0”的低电压范围(第一范围)和代表逻辑“1”的高电压范围(第二范围)。本领域技术人员可以毫无疑义地得出,任何用于接收和处理电信号的设备都具备此基本特征。因此,特征A被对比文件直接公开。
**技术特征B**:电压受限的输出节点。 <br> **隐含公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。在接收设备中,为了确保信号能被后续的低压电路正确处理,其输出节点的电压通常会被限制在后续电路(如逻辑电路)可接受的安全电压范围内,例如接近电源电压或地电平。这是一种常见的设计实践。虽然对比文件原文未明确记载“电压受限”,但本领域技术人员基于接收设备的基本功能(将外部信号转换为内部可处理的信号)可以合理推断出其输出节点必然是电压受限的,以避免对后续电路造成损坏。因此,特征B被对比文件隐含公开。
**技术特征C**:第一半导体器件,配置成在所述输入节点处的输入电压落在所述输入电压范围的所述第一范围内时将所述输入节点与所述电压受限的输出节点耦合。 <br> **隐含公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。在接收设备中,通常需要根据输入信号的电平来控制输出。例如,当输入为低电平(第一范围)时,可能需要将输出节点拉低或保持与输入一致的低电平。这通常可以通过一个半导体开关(如晶体管)来实现。本领域技术人员可以合理推断,为了实现这样的电平转换或接口功能,对比文件中很可能包含一个半导体器件,其在输入低电平时导通,从而将输入节点的低电压状态传递或影响到输出节点。因此,特征C被对比文件隐含公开。
**技术特征D**:第二半导体器件,配置成在所述输入节点处的所述输入电压落在所述输入电压范围的所述第二范围内时将所述电压受限的输出节点耦合至包括电源电压电平的电源电压源。 <br> **隐含公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。与特征C对应,当输入为高电平(第二范围)时,接收设备需要将输出节点拉高至一个稳定的电压(如电源电压)。这通常由另一个半导体开关(如晶体管)来实现。本领域技术人员可以合理推断,为了实现高电平输入下的有效输出,对比文件中很可能包含另一个半导体器件,其在输入高电平时导通,从而将输出节点连接到电源电压源,使输出为高电平。因此,特征D被对比文件隐含公开。
**技术特征E**:其中所述输入电压范围大于所述第一或第二半导体器件任一者的工作范围,并且其中所述输入电压范围大于所述电源电压电平。 <br> **未公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。特征E是目标专利的核心发明点之一,其限定了输入电压范围同时高于内部半导体器件的耐受电压(工作范围)和内部电源电压。这种“高压输入、低压内核”的结构是为了解决先进工艺下器件耐压降低与接口高电压需求之间的矛盾。对比文件JPS57186857A是1982年的专利,当时的半导体工艺水平与目标专利所针对的“深亚微米CMOS工艺”背景完全不同。在没有明确记载或强烈暗示的情况下,本领域技术人员无法从一份1982年的接收设备文献中,合理推断出其必须或必然处理高于其内部器件耐受电压和内部电源电压的输入信号。这属于特定的、为解决特定时代技术问题而提出的技术方案。因此,特征E既未被直接公开,也未被隐含公开。
**技术特征F**:耦合至所述电压受限的输出节点的单端电压检测电路。 <br> **直接公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。“接收设备(Receiving device)”的核心功能之一就是对接收到的信号进行检测、判断或整形。这通常需要一个电压检测电路(如比较器、施密特触发器或放大器)来识别输入信号的电平。该检测电路必然连接在输入处理电路(可能包含上述开关器件)的输出端,即电压受限的输出节点之后,以产生供内部逻辑使用的标准电平信号。因此,特征F所描述的单端电压检测电路是接收设备的必要组成部分,被对比文件直接公开。
**技术特征G**:其中所述单端电压检测电路包括迟滞生成电路系统以降低所述比较器电路的噪声灵敏度。 <br> **隐含公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。在数字信号接收领域,为了防止噪声引起误触发,在信号检测电路中引入迟滞(如使用施密特触发器)是一种公知常识和常用技术手段。对比文件作为一份“接收设备”的专利,其信号检测部分有很高的可能性采用了具有迟滞特性的电路来提高抗噪声能力。本领域技术人员阅读该文件时,有理由预期其检测电路可能包含迟滞生成电路。因此,特征G被对比文件隐含公开。
**技术特征H**:其特征在于,所述输入电压范围包括在所述第一范围与所述第二范围之间的第三范围,并且其中在所述输入节点处的所述输入电压落在所述第三范围内时,所述第一和第二半导体器件均不控制所述电压受限的输出节点。 <br> **未公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。特征H描述了在输入电压处于一个中间“第三范围”时,两个控制半导体器件均不导通,导致输出节点处于“非控制”或浮置状态。这是目标专利图1和说明书中描述的特定电路行为(见说明书第[0036]段),旨在解决特定电压区间(如1.8V-Vthn至1.8V)下电路的过渡问题。这是一种具体的、非必然的电路状态设计。在没有明确电路拓扑和具体阈值设置的情况下,本领域技术人员无法从一份通用的“接收设备”文献中,必然推断出其输入输出特性中存在这样一个特定的、两个开关器件均不工作的电压“死区”。因此,特征H既未被直接公开,也未被隐含公开。
**技术特征I**:其特征在于,所述第一和第二半导体器件包括金属氧化物半导体晶体管。 <br> **隐含公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。金属氧化物半导体(MOS)晶体管是现代(包括1982年)集成电路中最基本、最常用的半导体器件之一。在接收设备的输入接口和电平转换电路中,使用MOS晶体管作为开关器件是极其常见的选择。本领域技术人员在阅读一份1982年的集成电路相关专利时,有充分的理由推断其中所描述的半导体开关器件是MOS晶体管。因此,特征I被对比文件隐含公开。
**技术特征J**:其特征在于,所述第一和第二半导体器件的工作范围的最大电压为约1.8V。 <br> **未公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。特征J限定了器件工作范围的最大电压约为1.8V,这对应于目标专利背景技术中提到的“深亚微米CMOS工艺”下的低电压器件特性(见说明书第[0004]段)。这是一个非常具体、与特定时代工艺节点相关的参数。1982年的半导体工艺水平(例如,几微米工艺)所使用的器件耐压远高于1.8V(通常为5V、12V或更高)。没有任何依据可以推断一份1982年的专利中会使用或针对最大工作电压为1.8V的器件。因此,特征J既未被直接公开,也未被隐含公开。
**技术特征K**:其特征在于,所述迟滞生成电路系统包括二极管式连接的晶体管以及开关晶体管。 <br> **未公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。特征K限定了迟滞生成电路的具体实现结构:包含二极管式连接的晶体管和开关晶体管。这是目标专利图1中由M5、M6等晶体管构成的特定电路(见说明书第[0027]-[0028]段)。实现迟滞功能有多种电路形式(如交叉耦合对、电阻分压反馈等),使用“二极管式连接的晶体管以及开关晶体管”只是其中一种具体实现方式。在没有明确电路图或详细描述的情况下,本领域技术人员无法从“接收设备可能具有迟滞功能”这一宽泛概念,唯一地、毫无疑义地推理出其迟滞电路必然采用此特定结构。因此,特征K既未被直接公开,也未被隐含公开。
**技术特征L**:其特征在于,所述比较器电路除了漏泄电流之外不消耗静态电流。 <br> **隐含公开**由于无法获取对比文件JPS57186857A的具体说明书内容,无法提供确切的原文引用及段落号。低功耗设计是电子电路的普遍追求。在数字接口或接收电路中,设计成在稳定状态下没有从电源到地的直流导通路径(即无静态电流,仅有漏电流),是一种常见且理想的设计目标,例如采用CMOS逻辑风格或开关电容技术。虽然对比文件不一定明确记载“不消耗静态电流”,但本领域技术人员在考虑接收设备的电路设计时,特别是为了降低功耗,有动机并可能采用这样的设计。因此,可以认为特征L所描述的特性是可能被对比文件所采用的,故判断为隐含公开。

<<<A>>><<<f>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE