对比文件名称：2004-08-31_US6784717B_发明授权_US06784717B1 Input buffer system using low voltage transistors
目标专利名称：具有高电压输入能力的单端比较器电路CN104919703B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：输入节点，配置成接收输入电压范围内的输入电压，所述输入电压范围包括第一范围和第二范围<br>**《隐含公开》** | 说明书第2栏第55行-第3栏第4行：“The input signal 26 may have a nominal voltage 2.5V, 3.0V or 3.3V...The input buffer circuit 30 has an output 32 that has a nominal voltage range of about 0.0-1.8 volts.” | 对比文件公开了输入节点（26）接收来自外部高电压电源（14）的输入信号（26），该信号电压范围（例如0-3.3V）高于内部低电压电源（例如1.8V）。虽然对比文件未明确将输入电压范围划分为“第一范围”和“第二范围”，但其输入缓冲系统（10）必然需要对输入信号的高低电平进行检测和转换，这隐含了输入电压范围包含对应于逻辑高和逻辑低的两个子范围。本领域技术人员能够毫无疑义地理解，输入信号的高低电平即构成了输入电压范围的划分。因此，该特征被对比文件隐含公开。 |
| **技术特征B**：电压受限的输出节点<br>**《直接公开》** | 说明书第2栏第59行-第60行：“The output 28 of the input clipping circuit 22 is coupled to the input buffer circuit 30.” 以及第3栏第1行-第2行：“The input clipping circuit 22 clips the voltage of the input signal 26...”。 | 对比文件明确公开了输入限幅电路（22）具有输出节点（28），并且该输出节点（28）的电压被“clips”（限制）。其作用是将高电压输入信号（26）的幅度限制在后续低电压缓冲电路（30）可以安全处理的范围内，这与目标专利中“电压受限的输出节点”的作用相同，即防止后续电路过压。因此，该特征被对比文件直接公开。 |
| **技术特征C**：第一半导体器件，配置成在所述输入节点处的输入电压落在所述输入电压范围的所述第一范围内时将所述输入节点与所述电压受限的输出节点耦合<br>**《直接公开》** | 说明书第3栏第40行-第44行：“In the standard operating mode...the output 28 is equal to the signal on the source 44 of the pass transistor 42. ...the clipping circuit 24 operates just like a pass transistor in the standard operating mode.” | 对比文件公开了传递晶体管（42， N4）的漏极（40）连接至输入节点（26），源极（44）连接至输出节点（28）。在标准操作模式下（对应于输入电压为正常逻辑电平，例如低电平范围），传递晶体管（42）导通，将输入节点（26）耦合至输出节点（28）。这直接对应于技术特征C。因此，该特征被对比文件直接公开。 |
| **技术特征D**：第二半导体器件，配置成在所述输入节点处的所述输入电压落在所述输入电压范围的所述第二范围内时将所述电压受限的输出节点耦合至包括电源电压电平的电源电压源，<br>**《直接公开》** | 说明书第3栏第53行-第56行：“When the input signal 26 is high or approximately VEXT then the source 44 of pass transistor 42 is also high and turns off transistor 48.” 以及第4栏第10行-第12行：“When the input signal 28 is low the gate 134 of transistor 136 is pulled high to VINT...the input 150 of the inverter is pulled high.” | 对比文件公开了在输入信号为高电平（第二范围）时，P型晶体管（48， P1）的栅极（46）电压变高，导致其截止。同时，在缓冲电路（30）中，当输入（28）为高时，晶体管（156， N2）因其栅极（160）连接到输入（28）而导通，将缓冲电路内部节点（150）下拉至地（128）。虽然耦合的“电源电压源”是地（VGND），但地是电源电压源的一种特定形式（0V电平）。其作用与目标专利中“将输出节点耦合至电源电压源”相同，即在特定输入条件下将输出节点（或其后续内部节点）拉到固定的电源电位。因此，该特征被对比文件直接公开。 |
| **技术特征E**：其中所述输入电压范围大于所述第一或第二半导体器件任一者的工作范围，并且其中所述输入电压范围大于所述电源电压电平<br>**《直接公开》** | 说明书第1栏第20行-第24行：“thin oxide circuits commonly have to interface with older technology circuits that have relatively high voltage power supplies (e.g., 2.5V, 3.0V or 3.3V).” 第2栏第55行-第57行：“The external voltage 14 may have a nominal voltage 2.5V, 3.0V or 3.3V.” 第3栏第2行-第3行：“The input buffer circuit 30 has an output 32 that has a nominal voltage range of about 0.0-1.8 volts.” | 对比文件明确教导了其发明使用薄氧化物（低电压）晶体管来接口高电压（2.5V, 3.0V, 3.3V）电路。这意味着输入电压范围（高达3.3V）大于电路内部使用的薄氧化物晶体管（如传递晶体管42、P1 48等）的工作范围（最大约1.8V）。同时，内部低电压电源VINT约为1.8V，因此输入电压范围（高达3.3V）也大于内部电源电压电平（1.8V）。这完全对应于技术特征E。因此，该特征被对比文件直接公开。 |
| **技术特征F**：耦合至所述电压受限的输出节点的单端电压检测电路，<br>**《直接公开》** | 说明书第3栏第22行-第24行：“The input 28 is coupled to the gate 110 of p-channel transistor (P1) 112 and to the gate 114 of n-channel channel transistor (N1) 116.” 以及图3。 | 对比文件公开了缓冲电路（30）的输入（28）连接至由晶体管112（P1）和116（N1）等构成的反相器（“raised ground inverter”）的输入端。该反相器根据输入电压（28）的高低产生相应的输出（132），其功能就是检测输入电压并产生逻辑输出，本质上是一个单端电压检测电路。该电路直接耦合至电压受限的输出节点（28）。因此，该特征被对比文件直接公开。 |
| **技术特征G**：其中所述单端电压检测电路包括迟滞生成电路系统以降低所述比较器电路的噪声灵敏度。<br>**《隐含公开》** | 说明书第4栏第1行-第12行：“When the input signal 28 is high...the transistor 156 that pulls the input 150 of inverter 152 to VGND...When the input signal 28 is low...the input 150 of the inverter is pulled high.” | 对比文件公开的缓冲电路（30）中包含一个“低电平恢复电路”（low level restoring circuit），由晶体管136、144、156等组成。该电路通过反馈机制（例如，输入28高时，晶体管156导通，将节点150拉低；输入28低时，通过晶体管136和144将节点150拉高）可以改变电路的切换阈值，从而引入迟滞效应，以降低噪声灵敏度。虽然对比文件没有明确使用“迟滞（hysteresis）”一词，但本领域技术人员可以理解，这种具有反馈和电平恢复功能的电路结构，其目的和作用之一就是提高噪声容限，即降低噪声灵敏度。因此，该特征被对比文件隐含公开。 |
| **技术特征H**：其特征在于，所述输入电压范围包括在所述第一范围与所述第二范围之间的第三范围，并且其中在所述输入节点处的所述输入电压落在所述第三范围内时，所述第一和第二半导体器件均不控制所述电压受限的输出节点。<br>**《隐含公开》** | 说明书第3栏第47行-第50行：“In the protection mode...When the input signal 26 is high...turns off transistor 48. As a result, the voltage on the gate 64 of the pass transistor 42 starts to pull up...” | 对比文件描述了在保护模式下，当输入信号为高时，晶体管48（P1）截止；同时，传递晶体管42的栅极电压被动态偏置电路拉高，这会影响其导通状态。本领域技术人员可以合理推断，在输入电压从低到高变化的某个中间过渡区域（即第三范围），可能存在晶体管42未完全导通、晶体管48也未完全导通的状态，此时两个器件对输出节点28的控制力都很弱或均不处于主导控制状态，输出节点可能处于一个不确定或浮置的过渡状态。这与目标专利中描述的“第一和第二半导体器件均不控制所述电压受限的输出节点”的原理是相通的。因此，该特征被对比文件隐含公开。 |
| **技术特征I**：其特征在于，所述第一和第二半导体器件包括金属氧化物半导体晶体管。<br>**《直接公开》** | 说明书第2栏第38行：“pass transistor 42” 和第3栏第53行：“transistor 48”。根据附图标记及上下文，这些均为MOS晶体管。 | 对比文件中的传递晶体管（42， N4）和晶体管（48， P1）均为金属氧化物半导体（MOS）晶体管。因此，该特征被对比文件直接公开。 |
| **技术特征J**：其特征在于，所述第一和第二半导体器件的工作范围的最大电压为约1.8V。<br>**《直接公开》** | 说明书第1栏第17行-第20行：“The best semiconductor processing techniques today only require power supply voltages of around 1.8 volts. These processing techniques create transistors commonly referred to as thin oxide transistors.” | 对比文件明确说明其发明使用的都是薄氧化物晶体管（thin oxide transistors），并且这些晶体管所需的电源电压约为1.8V。这意味着这些晶体管的工作电压范围最大约为1.8V。因此，该特征被对比文件直接公开。 |
| **技术特征K**：其特征在于，所述迟滞生成电路系统包括二极管式连接的晶体管以及开关晶体管。<br>**《未公开》** | 无对应内容。 | 对比文件中描述的低电平恢复电路（图3中的晶体管136、144、156）虽然具有引入迟滞或类似效果的功能，但其具体构成并未公开“二极管式连接的晶体管”。晶体管136（NN2）是原生晶体管，栅极（134）受控于反相器输出（132），并非二极管连接。晶体管144（P2）栅极接地，也不是二极管连接。晶体管156（N2）栅极直接接输入（28），是一个开关晶体管，但并非与二极管式连接的晶体管组合构成迟滞生成电路。因此，对比文件没有公开该具体结构特征。 |
| **技术特征L**：其特征在于，所述比较器电路除了漏泄电流之外不消耗静态电流。<br>**《直接公开》** | 说明书第4栏第36行-第39行：“does not draw any supply current when the circuit is in standby mode. Standby mode is when the input to the clipping circuit is within approximately 200 mV, in one embodiment, of either the external power supply or ground and the external power supply is within the normal operating range.” | 对比文件明确教导了其输入缓冲系统在待机模式下（输入接近电源或地，且外部电源在正常范围内）不消耗任何电源电流。这直接对应于目标专利中“除了漏泄电流之外不消耗静态电流”的特征。因此，该特征被对比文件直接公开。 |
<<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<I>>><<<J>>><<<L>>>
<<<a>>><<<g>>><<<h>>>