对比文件名称：2001-08-28_US6281715B_发明授权_US06281715B1 Low voltage differential signaling driver with pre-emphasis circuit
目标专利名称：365带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
模型名称：专利创造性评估模型
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 包括：串行化器<br>**《隐含公开》** | 说明书第2栏第43-44行：“The input voltage signals VIN1, VIN2 are typically complementary rail-to-rail voltage swings.” 以及图2、6中显示的输入信号IN。 | 对比文件虽然没有明确命名为“串行化器(Serializer)”的模块，但其驱动电路（如200， 600）接收输入信号IN（以及互补信号）。本领域技术人员知晓，在高速差分信号传输系统中，驱动器前级通常连接有将并行数据转换为高速串行数据的串行化器。对比文件描述的输入信号VIN1/VIN2或IN是典型的轨到轨电压摆幅的互补信号，这符合串行化器输出的差分信号特征。因此，本领域技术人员能够毫无疑义地推导出，为产生这样的输入信号，必然存在一个串行化器或功能等同的数据序列化装置。因此，该特征被对比文件隐含公开。 |
| **技术特征B：** 被耦合以从所述串行化器接收差分输入的预驱动器，<br>**《隐含公开》** | 说明书第3栏第5-8行：“LVDS driver circuit 100 includes...”， 以及图2所示的“LVDS driver with pre-emphasis 200”。该电路接收输入信号IN并产生差分输出OUT+/OUT-。 | 目标专利中的“预驱动器”功能是接收串行化器的差分输入，进行电平转换和/或信号调理后驱动后级的驱动器。对比文件中的“LVDS driver with pre-emphasis 200/600”同样接收差分输入信号（IN及其反相），并通过其内部电路（包括开关晶体管M21-M24等）产生驱动输出。尽管对比文件将其整体称为“driver”，但其电路位于最终输出端之前，起到了对输入信号进行缓冲、电流导引和预加重处理的作用，这实质上履行了“预驱动器”的功能。本领域技术人员能够理解，该电路即为接收差分输入并进行预处理的驱动级。因此，该特征被对比文件隐含公开。 |
| **技术特征C：** 其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出<br>**《未公开》** | 说明书第3栏第13-14行：“four n-channel metal oxide semiconductor (NMOS) switches M11-M14”， 以及图2、6中所示的由NMOS晶体管M21-M24构成的H桥式电流导引电路。 | 目标专利的核心特征之一是使用“全PMOS交叉耦合电平转换器”，其由四个PMOS晶体管构成交叉耦合结构，用于实现从低电压域到高电压域的转换。对比文件中公开的电流导引电路（如M21-M24）使用的是NMOS晶体管（参见原文），并且其连接方式是标准的H桥开关结构，用于导引电流方向，而非PMOS交叉耦合的电平位移位结构。两者在采用的晶体管类型（NMOS vs. PMOS）、电路拓扑结构（H桥开关 vs. PMOS交叉耦合）以及所解决的核心问题（电流导引 vs. 跨功率域电平转换）上存在根本差异。因此，对比文件没有公开，也无法隐含推导出“全PMOS交叉耦合电平转换器”这一技术特征。 |
| **技术特征D：** 形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，<br>**《未公开》** | 说明书第4栏第57行-第5栏第2行：“The pre-emphasis circuit includes transistors M25-M28...”， 其中M25是NMOS，M27是PMOS。图6中的预加重电路包括M61-M64（NMOS）。 | 目标专利使用两个去加重PMOS晶体管，形成耦合到电平转换器输出的去加重抽头，用于信号去加重。对比文件公开了用于预加重（pre-emphasis）的电路，包含晶体管M25（NMOS）、M27（PMOS）等（图2），或M61-M64（NMOS，图6）。然而，首先，对比文件使用的是“预加重(pre-emphasis)”技术，旨在增强信号跳变沿，而目标专利是“去加重(de-emphasis)”，旨在补偿高频损耗，两者是信号处理中相反的概念。其次，对比文件的预加重晶体管（M27为PMOS，M25为NMOS，或M61-M64为NMOS）并非以“两个去加重PMOS晶体管”的特定组合和连接方式存在，也未描述其连接到“交叉耦合电平转换器的输出”形成“去加重抽头”。因此，该特征未被公开。 |
| **技术特征E：** 其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合<br>**《未公开》** | 同上，对比文件未公开“全PMOS交叉耦合电平转换器”。 | 由于技术特征C（全PMOS交叉耦合电平转换器）未被公开，技术特征E中描述的“两个去加重PMOS晶体管”与该电平转换器的“并联耦合”关系在对比文件中没有对应的结构基础，因此该特征未被公开。 |
| **技术特征F：** 耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。<br>**《直接公开》** | 说明书第2栏第43-44行：“The difference in voltage between the output signals OUT+, OUT− on the output terminals 103, 105 forms the pair of differential signals.” 以及图2中输出节点203， 205。 | 对比文件中的“LVDS driver with pre-emphasis 200/600”本身即是一个驱动器（driver），其输出端（OUT+/OUT-）直接连接到负载（如电阻RL）。该驱动器接收来自其内部前级处理电路（可视为预驱动器功能部分）的差分信号并输出。因此，对比文件直接公开了“驱动器”这一组件，且其被配置为接收（内部）差分输入并输出。 |
| **技术特征G：** 其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。<br>**《未公开》** | 说明书第3栏第50-53行：“Input signal IN is applied to the gates of transistors M21-M24... input signal IN is input to inverter IV1 before being applied to the gates of transistors M22 and M23.” | 该特征描述了差分输入信号线具体连接到全PMOS交叉耦合电平转换器互补输入端的连接关系。由于对比文件未公开“全PMOS交叉耦合电平转换器”（技术特征C），因此这种特定的连接关系在对比文件中没有对应。对比文件中输入信号IN通过反相器后控制NMOS H桥的开关，是另一种连接方式。 |
| **技术特征H：** 其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。<br>**《未公开》** | 说明书第5栏第15-22行描述了预加重脉冲信号IXNOR控制晶体管M25和M27的开启，而非直接由数据输入信号IN控制。图6中预加重晶体管M61-M64由NOR门逻辑控制。 | 该特征描述了差分输入信号线直接连接到去加重PMOS晶体管输入端的连接关系。对比文件中，预加重晶体管的控制信号是经过延迟和逻辑门（如XNOR、NOR）处理产生的脉冲信号（IXNOR或其反相），而非原始的差分输入信号线直接耦合。因此，该连接关系未被公开。 |
| **技术特征I：** 其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管<br>**《未公开》** | 说明书第3栏第15-16行：“a resistor R1 coupled between the common node COM and voltage supply VSS.” 以及图2中的电阻R21。 | 目标专利的“尾电流控制晶体管”是串联在交叉耦合电平转换器与地之间，用于控制总电流的晶体管。对比文件在相应位置（H桥的共模节点COM到地/VSS）使用的是固定电阻R1或R21，而非一个受控的晶体管。虽然对比文件有电流源I1和I2，但它们的位置和连接方式（在电源VDD与电路之间）与“尾电流控制晶体管”不同。因此，该特征未被公开。 |
| **技术特征J：** 被耦合以控制所述尾电流控制晶体管的第一电流镜。<br>**《未公开》** | 说明书第6栏第26-33行：“Current reference circuit 207 includes transistors M29-M31 and resistor R22.” 该电路产生偏置电流IBIAS。 | 目标专利使用第一电流镜控制尾电流控制晶体管。对比文件虽有电流参考电路（207）产生偏置电流IBIAS，用于控制晶体管M26和M28，但并未公开该偏置电流用于控制一个位于“交叉耦合电平转换器与接地之间”的“尾电流控制晶体管”。电流镜的控制对象和连接结构不同。 |
| **技术特征K：** 其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。<br>**《未公开》** | 说明书第6栏第34-40行：“Bias current IBIAS is received by transistor M29 and output bias current IOBIAS is taken at the drain of transistor M30... output current IOBIAS is applied to transistor M28 to keep these transistors on.” | 目标专利描述了由第一电流镜控制的第二电流镜，专用于向去加重PMOS晶体管提供电流。对比文件的电流参考电路207产生一个输出偏置电流IOBIAS用于保持晶体管M28导通，但M28是始终导通的PMOS晶体管，其作用是为预加重PMOS晶体管M27提供电流路径，并非一个独立的、专门为“两个去加重PMOS晶体管”提供电流的“第二电流镜”。且目标专利中的“两个去加重PMOS晶体管”本身也未被公开。因此，该特征未被公开。 |
| **技术特征L：** 其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。<br>**《未公开》** | 全文未提及“功率域(power domain)”概念。图2、6中显示所有电路模块似乎由同一电源VDD和VSS供电。 | 目标专利明确区分了串行化器和电平转换器由不同电压的功率域供电，这是实现电平转换的关键前提。对比文件全文未提及“功率域”概念，其电路（包括输入级和输出驱动级）均描绘为由同一组电源VDD和VSS供电。没有给出任何关于电路不同部分处于不同电压域的教导或暗示。因此，该特征未被公开。 |
| **技术特征M：** 其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。<br>**《未公开》** | 全文未提及HDMI或任何具体的视频接口标准及应用设备。其背景提及LVDS标准用于高速数据传送。 | 对比文件涉及的是通用的“低电压差分信号(LVDS)”驱动器，可应用于需要高速差分传输的各种场合，但说明书中完全没有提及“HDMI v1.4”或目标专利权利要求中列举的任何特定类型的视频/音频设备。应用领域的不同属于未被公开的特征。 |
| **技术特征N：** 其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。<br>**《未公开》** | 全文未提及“半导体管芯(semiconductor die)”或类似的集成电路制造层面的集成描述。 | 对比文件仅描述了电路原理和功能，属于电路设计层面，并未涉及该电路的物理实现方式，例如是否集成在半导体管芯上。虽然本领域技术人员可以理解此类电路通常以集成电路形式实现，但该信息并未记载在对比文件说明书中，不属于其公开的内容。因此，该特征未被公开。 |
<<<F>>><<<a>>><<<b>>>