**对比文件名称**：2008-03-20_US2008068043A_发明申请_US20080068043A1 LOW TO HIGH VOLTAGE CONVERSION OUTPUT DRIVER
**目标专利名称**：带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
**模型名称**：GPT-4
**特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：串行化器<br>**判断结果**：《直接公开》 | 图6及说明书第[0026]段：“FIG. 6 is a block diagram of a parallel to serial transmitter 600 according to an embodiment of the invention. The parallel to serial transmitter comprises a parallel to serial converter 610...” | 对比文件图6和说明书明确公开了“并行到串行转换器(parallel to serial converter) 610”，其作用是将并行数据信号（D0˜D9）转换为串行数据信号（V1）。这与目标专利中“串行化器(serializer)”的作用完全相同，即接收并行数据并产生高速串行（差分）输出。因此，本领域技术人员能够毫无疑义地确定对比文件公开了“串行化器”这一技术特征。 |
| **技术特征B**：被耦合以从所述串行化器接收差分输入的预驱动器，<br>**判断结果**：《隐含公开》 | 图6及说明书第[0026]段：“...and a low to high voltage conversion output driver 620. The parallel to serial converter 610... generates a low voltage serial data signal V1. The low to high voltage conversion output driver 620 receives and converts the low voltage serial data signal V1 to a high voltage serial data output signal Vout.” | 对比文件公开了“低到高电压转换输出驱动器 620”，其接收来自串行化器（并行到串行转换器610）的低电压串行数据信号V1，并进行电压转换。虽然对比文件未明确使用“预驱动器(Pre-driver)”一词，但其描述的“低到高电压转换输出驱动器 620”在系统中位于串行化器之后、最终输出之前，其功能正是对串行化器输出的信号进行电平转换和驱动，以便驱动后续电路（如负载）。该结构与本领域公知的“预驱动器”位置和功能（对信号进行预处理以驱动后级）相符。因此，本领域技术人员可以合理推断出，对比文件中的“低到高电压转换输出驱动器 620”实质上起到了“预驱动器”的作用，隐含公开了该特征。 |
| **技术特征C**：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出<br>**判断结果**：《未公开》 | 说明书第[0023]段：“FIG. 5 is a circuit diagram of a low to high voltage conversion output driver 500... comprises a current source 510, a low voltage transistor 520, and a high voltage transistor 530.” | 对比文件公开的电平转换输出驱动器500的核心结构是低电压晶体管（NMOS）520与高电压晶体管（NMOS）530的级联（cascode）结构，用于保护低电压器件免受高压应力。该结构完全由NMOS晶体管构成，是一个共源共栅放大器，并非由四个PMOS晶体管组成的“交叉耦合电平转换器”。交叉耦合结构（如锁存器结构）与本文件公开的级联结构在电路拓扑和工作原理上存在本质区别。因此，对比文件既未直接公开也未隐含公开“全PMOS交叉耦合电平转换器”这一特定技术特征。 |
| **技术特征D**：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，<br>**判断结果**：《未公开》 | 无相关描述。 | 对比文件全文未提及任何“去加重(de-emphasis)”技术或相关电路。其电路图（图4、图5）中也没有与“去加重抽头”或“去加重PMOS晶体管”结构类似或功能相同的元件。目标专利中“去加重”功能用于补偿信号在传输中的高频损耗，是对信号波形进行有意的预失真处理。对比文件解决的是高低电压域转换和器件保护问题，未涉及信号完整性的去加重补偿。因此，该技术特征未被对比文件公开。 |
| **技术特征E**：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合<br>**判断结果**：《未公开》 | 无相关描述。 | 由于技术特征D（两个去加重PMOS晶体管）本身未被对比文件公开，关于这两个晶体管如何与交叉耦合电平转换器连接（并联耦合）的技术特征自然也未被公开。 |
| **技术特征F**：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。<br>**判断结果**：《隐含公开》 | 说明书第[0022]段：“FIG. 4 is a circuit diagram of an output driver 400 in a parallel to serial transmitter.” 以及图4、图5。 | 对比文件图4公开了“输出驱动器400”，图5公开了“低到高电压转换输出驱动器500”。虽然对比文件未明确区分“预驱动器”和“驱动器”，但其图4、图5所示电路的功能是接收信号并驱动输出通道（如通过电阻负载）。结合系统框图（图6）可知，“低到高电压转换输出驱动器620”的输出Vout直接连接到通信通道。本领域技术人员可以理解，一个完整的输出级通常包含用于信号处理的预驱动级和用于提供足够驱动能力的输出驱动级。在对比文件的具体电路实现（图5）中，低电压晶体管520和高电压晶体管530组成的级联结构本身既完成了电平转换，也具备了驱动负载（通过负载设备540）的能力，可被视为集成了预驱动和驱动功能的“输出驱动器”。因此，可以合理推断出存在一个“驱动器”从“预驱动器”（即620的核心电路）接收信号并输出。该特征被隐含公开。 |
| **技术特征G**：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征限定了差分输入信号与特定电路结构（交叉耦合电平转换器）的具体连接关系。由于对比文件未公开“交叉耦合电平转换器”（特征C），因此这种具体的连接关系自然也未被公开。对比文件图5中差分输入Vip、Vin是连接到低电压NMOS晶体管520的栅极，这与“耦合到交叉耦合电平转换器的互补输入”的结构不同。 |
| **技术特征H**：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征限定了差分输入信号与“去加重PMOS晶体管”的具体连接关系。由于对比文件未公开任何“去加重PMOS晶体管”（特征D），因此这种连接关系也未被公开。 |
| **技术特征I**：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管<br>**判断结果**：《未公开》 | 说明书第[0023]段：“The current source 510 has one end 511 coupled to a second fixed voltage. More specifically, the second fixed voltage is a ground GND.” | 对比文件图5中确实存在连接至地的电流源510，其作用是为输出级提供偏置电流。然而，该电流源510是直接连接到地，并且是与低电压晶体管520串联，而非“耦合在所述交叉耦合电平转换器与接地之间”。由于对比文件未公开“交叉耦合电平转换器”，且其电流源的结构和连接方式与目标专利中“尾电流控制晶体管”（通常指一个受控的MOS管，用于调节差分对的尾电流）并不相同。因此，该技术特征未被公开。 |
| **技术特征J**：被耦合以控制所述尾电流控制晶体管的第一电流镜。<br>**判断结果**：《未公开》 | 无相关描述。 | 对比文件未提及任何用于控制电流源510的“电流镜(current mirror)”结构。其电流源510可能是一个简单的恒流源或受控电流源，但并未披露通过电流镜进行控制的具体电路。因此，该技术特征未被公开。 |
| **技术特征K**：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。<br>**判断结果**：《未公开》 | 无相关描述。 | 该特征涉及由第一电流镜控制的第二电流镜，以及向两个去加重PMOS晶体管供电。对比文件既未公开任何电流镜结构（特征J），也未公开去加重PMOS晶体管（特征D）。因此，该技术特征未被公开。 |
| **技术特征L**：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。<br>**判断结果**：《隐含公开》 | 说明书第[0024]段：“...the control voltage of the transistor 522 (used by the chip) is a low voltage (1 Volt in this embodiment)... the load device 540 can be implemented outside the chip...” 以及图6的整体上下文。 | 对比文件明确其发明目的在于实现低电压到高电压的转换，无需电平移位器（见摘要）。图6系统框图中，并行到串行转换器610输出“低电压串行数据信号V1”，而输出驱动器620产生“高电压串行数据输出信号Vout”。这必然意味着处理低电压信号的电路（如串行化器610）与产生高电压输出的电路（如输出驱动器620）工作在不同的电压域。说明书第[0024]段也明确指出芯片内部使用低电压（如1V）控制信号，而外部负载设备连接至高电压（如3V）。本领域技术人员能够毫无疑义地推断，串行化器（610）工作在低电压（第一）功率域，而进行电压转换的驱动电路（620）工作在高电压（第二）功率域或涉及高低电压接口的混合域。虽然对比文件未使用“功率域”和“交叉耦合电平转换器”这两个术语，但“不同电压域供电”这一核心技术思想已被明确公开。因此，该特征被隐含公开。 |
| **技术特征M**：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。<br>**判断结果**：《隐含公开》 | 说明书第[0023]段：“The channel is, for example, a serial link. A serial link can be, for example, a USB, PCI Express, SATA, or HDMI interface.” | 对比文件明确列举了其输出驱动器可应用的接口，其中包括HDMI接口。HDMI接口正是目标专利明确的应用领域（参见目标专利背景技术和发明领域）。虽然对比文件未具体列出目标专利权利要求M中那么多种类的设备，但本领域技术人员知晓，实现HDMI接口的电路可以集成在需要使用HDMI接口的各种设备中，例如电视、计算机、DVD播放器等。因此，可以合理推断对比文件公开的电路能够集成在至少一种与HDMI相关的设备中，该特征被隐含公开。 |
| **技术特征N**：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。<br>**判断结果**：《隐含公开》 | 说明书第[0024]段：“...the control voltage of the transistor 522 (used by the chip)...” 以及全文语境。 | 对比文件通篇描述的是集成电路(“chip”)中的电路设计。其背景技术、发明内容及具体实施方式均在讨论如何减小芯片面积、降低功耗等集成电路设计问题。图5、图6所示的电路显然是设计用于在半导体芯片上集成的。因此，本领域技术人员能够毫无疑义地推断，对比文件所描述的串行化器（610）和输出驱动器（620，其包含了预驱动和驱动功能）是集成在至少一个半导体管芯上的。该特征被隐含公开。 |
<<<A>>><<<b>>><<<f>>><<<l>>><<<m>>><<<n>>>