返回项目页面
对比文件列表
2000-11-22_EP1054449A_发明公开_EP1054449A2 Magnetic random access memory and fabricating method thereof_+++F_I_J_R_S_t_y+++.docx
2026-03-27 02:57
2000-11-22_EP1054449A_发明公开_EP1054449A3 Magnetic random access memory and fabricating method thereof_+++F_G_H_I_J_R_S_T_k_o_q+++.docx
2026-03-27 02:57
2001-01-16_US6174737B_发明授权_US06174737B1 Magnetic random access memory and fabricating method thereof_+++B_D_F_I_J_S_c_g_h_k_o_p_q_r_t+++.docx
2026-03-27 02:57
2002-05-31_JP2002158381A_发明专利_JP2002158381A Ferromagnetic tunnel junction element and manufacturing method thereof_+++F_G_H_I_J_R_T_a_c_e_q_y+++.docx
2026-03-27 02:57
2002-10-09_EP1248305A_发明公开_EP1248305A2 Method of forming magnetic memory_+++D_F_I_J_O_Q_R_T_a+++.docx
2026-03-27 02:57
2002-10-09_EP1248305A_发明公开_EP1248305A3 Method of forming magnetic memory_+++A_B_D_E_F_G_H_I_J_K_O_P_Q_R_T_c_l_s+++.docx
2026-03-27 02:57
2004-09-29_EP1463110A_发明公开_EP1463110A2 Semiconductor memory device comprising magneto resistive element and its manufacturing method_+++I_J_S_T_Y+++.docx
2026-03-27 02:57
2004-10-19_US6806096B_发明授权_US06806096B1 Integration scheme for avoiding plasma damage in MRAM technology_+++B_D_F_I_J_K_Q_R_S_T_a_b_c_e_g_h_o_p+++.docx
2026-03-27 02:57
2005-03-03_US2005048674A_发明申请_US20050048674A1 Method and system for providing a magnetic element including passivation structures_+++F_G_I_J_L_M_W_X_c_h+++.docx
2026-03-27 02:57
2006-09-28_JP2006261592A_发明专利_JP2006261592A Magnetoresistance effect element and its manufacture_+++B_C_D_F_I_J_K_R_S_T_c_l_m_y+++.docx
2026-03-27 02:57
2007-02-01_US2007023806A_发明申请_US20070023806A1 Method and structure for forming slot via bitline for MRAM devices_+++F_I_J_K_O_P_Q_R_S_T_g_h+++.docx
2026-03-27 02:57
2008-08-14_JP2008186861A_发明专利_JP2008186861A Magnetoresistive element and magnetic memory_+++C_D_F_G_H_I_J_K_L_O_P_Q_R+++.docx
2026-03-27 02:57
2009-11-12_JP2009266939A_发明专利_JP2009266939A Manufacturing method of semiconductor device_+++B_D_F_I_J_L_Q_R_T_a_c_o_s_y+++.docx
2026-03-27 02:57
JP2007242663A_Description_20260321_0230_+++F_G_H_I_J_O_P_Q_R_T_a_b_c_e_s_y+++.docx
2026-03-27 02:57
2002-05-31_JP2002158381A_发明专利_JP2002158381A Ferromagnetic tunnel junction element and manufacturing method thereof_+++F_G_H_I_J_R_T_a_c_e_q_y+++.docx

**对比文件名称**:2002-05-31_JP2002158381A_发明专利_JP2002158381A Ferromagnetic tunnel junction element and manufacturing method thereof

**目标专利名称**:398具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成CN102687298B

**本次调用模型名称**:DeepSeek-R1

### 特征比对表格

技术特征描述及公开性判断对比文件原文引用(翻译为中文)公开性论述
**技术特征A:其包含:在层间或金属间电介质衬底上沉积隔离层**<br>**《隐含公开》**【0033】“图3(A)に示すように、半導体基板(図示せず)上に、高真空スパッタリングにより、Wからなる下部配線電極層201、**Taからなるバッファー層202**、Pt−Mnからなる反強磁性層203...を順次積層する。”对比文件公开了在下部配线电极层(201)上沉积由Ta构成的缓冲层(202)。该缓冲层位于下部电极与后续磁性功能层(如反铁磁层)之间。在半导体制造领域,此类“缓冲层”常用于粘附、扩散阻挡或应力调节,其作用是将下部电极与上方器件层进行物理和电学上的隔离,这与目标专利中“隔离层”位于层间电介质衬底与第一电极层之间,起到隔离作用(参见目标专利图7A,704)是类似的。因此,本领域技术人员能够理解对比文件中的“バッファー層”实质上公开了“隔离层”这一技术特征。
**技术特征B:在所述隔离层和第一接触件上沉积第一电极层,所述第一接触件嵌入于所述层间或金属间电介质衬底中,并且延伸穿过所述隔离层**<br>**《未公开》**无对应内容。对比文件描述了在下部配线电极层(201)上沉积缓冲层(202),但未明确描述“第一接触件”嵌入于层间电介质衬底中并延伸穿过隔离层(缓冲层)的结构。其“下部配線電極層201”本身是连续的导电层,并非通过独立的接触件与下方连接。对比文件没有公开目标专利中“第一接触件”这一具体的连接结构及其与隔离层、第一电极层的空间位置关系。目标专利的该特征限定了底部电极(第一电极层)通过一个嵌入衬底的独立接触件进行电连接(参见图7A,706,708),而对比文件的下部电极层(201)是直接形成的连续层,未揭示此种具体的互连方式。
**技术特征C:在所述第一电极层上与所述第一接触件偏移制造磁性装置**<br>**《隐含公开》**【0035】“図3(C)に示すように、保護層209上に下部配線電極の形状を規定するフォトレジストパターンを形成し、これをマスクとして上記各層をイオンミリングして**下部配線電極のパターンを形成する**。...トンネル接合部の形状を規定するフォトレジストパターンを形成し、これをマスクとして**下部配線電極より上部の各層をイオンミリングしてトンネル接合部のパターンを形成する**。”对比文件公开了通过光刻和离子铣(蚀刻)工艺,先形成下部配线电极(相当于第一电极层)的图案,然后在其上方的各层(包括反铁磁层、固定层、隧道势垒层、自由层等,共同构成磁性隧道结MTJ)中形成隧道结(磁性装置)的图案。由于磁性装置(隧道结)是通过对沉积在第一电极层上的多层堆栈进行图形化而制造的,且图形化过程是选择性的,因此制造出的磁性装置必然位于第一电极层上的某个特定位置,该位置可以理解为与下方用于连接的第一接触点(虽然对比文件未明确该接触点,但第一电极层本身提供电连接)在水平方向上存在偏移。本领域技术人员能够毫无疑义地推理出该技术方案。
**技术特征D:在制造所述磁性装置之后图案化所述第一电极层**<br>**《未公开》**【0035】其工艺顺序描述为:先形成下部配线电极的图案,然后形成隧道接合部的图案。文中并未明确说明在形成隧道结(磁性装置)图案“之后”,再对已经图案化的下部电极层进行另一次单独的“图案化”步骤。目标专利此特征的核心在于“在制造所述磁性装置之后图案化所述第一电极层”,这是其解决高深宽比填充问题的关键分步蚀刻工艺(先蚀刻MTJ柱,后蚀刻底部电极)。对比文件描述的工艺(【0035】)暗示了可能是一次性蚀刻或顺序蚀刻,但未明确揭示“在磁性装置图形化完成后,再对第一电极层进行图形化”这一特定的、分开的工艺顺序。因此,该特征未被对比文件公开。
**技术特征E:在经图案化的第一电极层上沉积顶盖层,所述顶盖层围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层**<br>**《隐含公开》**【0035】“上記フォトレジストパターンを除去した後、反応性スパッタリングにより**SiO 2を含む層間絶縁膜210を堆積する**。” 结合图3(C)可见,层间绝缘膜210沉积覆盖了图案化的下部配线电极、MTJ堆栈的侧壁等整个表面。对比文件公开了在图案化形成下部电极和MTJ堆栈后,沉积一层层间绝缘膜(210)。该绝缘膜保形地覆盖在图案化的第一电极层(下部配线电极)和磁性装置上,自然会围绕第一电极层的边缘延伸并接触其下方的缓冲层(即隔离层)。虽然其名称为“层间绝缘膜”,但其在沉积后覆盖并保护已图案化结构侧壁的作用,与目标专利中“顶盖层”围绕边缘延伸并接触隔离层的作用是相同的。因此,该特征被隐含公开。
**技术特征F:将第一电介质层沉积于所述磁性装置及所述第一电极层上**<br>**《直接公开》**【0035】“上記フォトレジストパターンを除去した後、反応性スパッタリングにより**SiO 2を含む層間絶縁膜210を堆積する**。”对比文件明确记载了在形成磁性隧道结(磁性装置)和下部配线电极(第一电极层)的图案后,沉积SiO2层间绝缘膜(210)。该绝缘膜即为电介质层,并且沉积在磁性装置和第一电极层之上。作用均是进行电气隔离和平坦化准备,与目标专利相同。因此,该技术特征被直接公开。
**技术特征G:在沉积所述第一电介质层之后沉积第二电极层**<br>**《直接公开》**【0035】“さらに、層間絶縁膜210にコンタクトホールを開口した後、**上部配線電極211を形成し**、SV−TMR素子を製造する。”对比文件明确记载了在沉积层间绝缘膜(210,即第一电介质层)并开设接触孔之后,形成上部配线电极(211)。该上部配线电极即相当于第二电极层。该步骤顺序与目标专利特征G完全一致。
**技术特征H:及在沉积所述第二电极层之后图案化所述第二电极层**<br>**《直接公开》**【0035】“上部配線電極211を形成し”。在半导体制造中,“形成”电极必然包括沉积导电材料并对其进行图案化的过程,例如通过光刻和蚀刻或镶嵌工艺。图3(C)也显示上部电极211具有特定的图形。对比文件明确记载了“形成”上部配线电极(211)。本领域技术人员知晓,在集成电路制造中,“形成电极”这一表述必然包含了“图案化”该电极的步骤,否则无法构成具有特定形状和功能的导电路径。因此,“在沉积第二电极层之后图案化所述第二电极层”这一技术特征被对比文件直接公开。
**技术特征I:其中所述磁性装置包含磁性隧道结**<br>**《直接公开》**【0003】“強磁性トンネル接合において、トンネル磁気抵抗効果(TMR効果)により...強磁性トンネル接合磁気抵抗効果素子(**TMR素子**)”;【0035】“SV−TMR素子を製造する”。对比文件全文均围绕“强磁性隧道结元件”(TMR素子)展开,其发明的核心就是该磁性隧道结。因此,磁性装置包含磁性隧道结这一特征被直接且明确地公开。
**技术特征J:其进一步包含将所述磁性隧道结集成到磁性随机存取存储器中**<br>**《直接公开》**【0002】“半導体基板上に磁気抵抗効果素子を形成した**磁気ランダムアクセスメモリー(MRAM)** が提案され”;【0039】“このSV−TMR素子は...**MRAMに用いられる**”;【0045】“MRAMを完成させる...”。对比文件多次、明确地指出其所描述的TMR元件用于制造磁性随机存取存储器(MRAM),并且在【0045】、【0046】及图5中详细描述了将其集成到MRAM存储器单元中的具体结构。因此,该集成特征被直接公开。
**技术特征K:其进一步包含在沉积所述第二电极层之前平坦化所述第一电介质层**<br>**《未公开》**对比文件【0035】仅描述了沉积层间绝缘膜(210),并未提及在沉积上部电极(211)之前对该绝缘膜进行平坦化(如化学机械抛光CMP)的步骤。目标专利该特征(对应图7E)是为了暴露磁性装置的顶部表面以便与后续顶部电极接触,是解决其技术问题的关键步骤之一。对比文件的工艺是通过在层间绝缘膜(210)中蚀刻接触孔来连接上部电极,并未公开将第一电介质层平坦化至与磁性装置顶部齐平的工艺。因此,该特征未被公开。
**技术特征L:其中沉积顶盖层包含:在制造所述磁性装置之后将第一顶盖层沉积于所述磁性装置上**<br>**《未公开》**对比文件未描述在制造磁性装置(MTJ)后,先沉积一个专门的“第一顶盖层”在其上。其【0035】中沉积的是覆盖整个结构的层间绝缘膜(210)。目标专利该特征是其具体顶盖层沉积工艺的一部分(对应图7B第一顶盖层734)。对比文件没有公开这一分步骤。
**技术特征M:其中沉积顶盖层进一步包含:在沉积所述第一顶盖层之后蚀刻所述第一顶盖层以暴露所述磁性装置的表面**<br>**《未公开》**对比文件未公开此步骤。目标专利该特征(对应图7D)是其具体工艺的一部分,用于暴露MTJ顶部。对比文件无相关内容。
**技术特征N:及在蚀刻所述第一顶盖层之后且在沉积所述第一电介质层之前,沉积第二顶盖层**<br>**《未公开》**对比文件未公开此步骤。目标专利该特征(对应图7D第二顶盖层740)是其具体工艺的一部分。对比文件无相关内容。
**技术特征O:其进一步包含:在图案化所述第二电极层之后沉积第二电介质层**<br>**《未公开》**对比文件在形成上部电极(211)后,未明确描述继续沉积另一层电介质层的步骤。目标专利该特征(对应图7G顶部金属间电介质层760)涉及后续的互连层形成。对比文件说明书未提及此后续步骤。
**技术特征P:及平坦化所述第二电介质层**<br>**《未公开》**对比文件未公开此步骤。目标专利该特征(对应图7G)是其工艺的一部分。对比文件无相关内容。
**技术特征Q:其进一步包含:在沉积所述第二电介质层之后图案化到所述第二电极层的电路径**<br>**《隐含公开》**【0035】“上部配線電極211を形成し”。结合上下文,该“上部配線電極”本身就是连接至磁性隧道结的电路径。其“形成”过程必然包含图案化该电路径的步骤。虽然对比文件未明确提及“第二电介质层”,但其“上部配線電極211”作为电路径,是在完成器件主要结构后形成的。本领域技术人员可以理解,在制造集成器件时,形成连接到电极的电路径是必要的后续步骤。因此,可以合理推断对比文件隐含了“图案化到所述第二电极层的电路径”这一技术特征,尽管其具体上下文(如是否存在明确的“第二电介质层”)与目标专利略有不同。
**技术特征R:及用导电材料填充所述电路径**<br>**《直接公开》**【0035】“上部配線電極211を形成し”。形成电极即意味着用导电材料(如W,参见【0033】)构成该电极/电路径。对比文件明确记载了形成上部配线电极(211),这必然包含用导电材料填充或构成该电路径的步骤。因此,该特征被直接公开。
**技术特征S:其中图案化所述电路径包含图案化沟槽**<br>**《未公开》**对比文件未明确描述电路径是通过在电介质层中图案化沟槽并填充形成的。其上部电极(211)可能是直接沉积并图案化形成的。目标专利明确限定了电路径的一种具体形式为“沟槽”。对比文件未公开此特定形式。
**技术特征T:其中图案化所述电路径进一步包含图案化通孔**<br>**《直接公开》**【0035】“層間絶縁膜210に**コンタクトホールを開口した後**、上部配線電極211を形成し”。对比文件明确记载了在层间绝缘膜(210)中开口“コンタクトホール”(接触孔),然后形成上部电极。接触孔即相当于“通孔”。因此,“图案化通孔”这一技术特征被直接公开。
**技术特征U:其进一步包含在填充所述电路径之后沉积顶部顶盖层**<br>**《未公开》**对比文件未描述此步骤。目标专利该特征是其完整工艺流中的一个可选步骤。对比文件无相关内容。
**技术特征V:其中同一掩模产生用于图案化所述第二电极层且图案化所述第一电极层的图案**<br>**《未公开》**对比文件未提及使用同一掩模来图案化上部电极和下部电极。目标专利该特征是其降低工艺成本的一个具体实施方式。对比文件未公开此特定技术手段。
**技术特征W:其中沉积顶盖层包含:在制造所述磁性装置之后且在沉积所述第一电介质层之前清洁所述磁性装置**<br>**《未公开》**对比文件未描述在沉积层间绝缘膜(210)之前对MTJ进行清洁的步骤。目标专利该特征是其具体工艺的一部分,用于改善接触。对比文件无相关内容。
**技术特征X:及在清洁所述磁性装置之后将第一顶盖层沉积于所述磁性装置上**<br>**《未公开》**对比文件未描述此步骤。目标专利该特征是其具体工艺的一部分。对比文件无相关内容。
**技术特征Y:其进一步包含将所述磁性装置集成于以下各者中的至少一者中:机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机**<br>**《隐含公开》**【0001】“本発明は、高密度磁気ディスク装置における再生用磁気ヘッド、**磁気メモリー装置**、磁界センサーなどに適用される強磁性トンネル接合素子”;【0002】“磁気ランダムアクセスメモリー(MRAM)”。对比文件已明确公开其磁性隧道结(磁性装置)可用于“磁気メモリー装置”如MRAM。MRAM作为一种非易失性存储器,其应用场景广泛。本领域技术人员公知,MRAM可以集成到诸如计算机、通信装置、导航装置、音乐/视频播放器等各类电子设备中。因此,虽然对比文件未一一列举目标专利中的具体设备名称,但基于其公开的MRAM应用,本领域技术人员能够毫无困难地推理出该磁性装置可以集成到这些具体的终端产品中。该特征被隐含公开。

<<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<R>>><<<T>>><<<a>>><<<c>>><<<e>>><<<q>>><<<y>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE