# 评估报告
## 对比文件名称
2009-11-19_US2009286368A_发明申请_US20090286368A1 PROCESS FOR PCM INTEGRATION WITH POLY-EMITTER BJT AS ACCESS DEVICE
## 目标专利名称
具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成 CN102687298B
## 模型名称
DeepSeek
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 在层间或金属间电介质衬底上沉积隔离层<br>**《未公开》** | 说明书第[0021]段描述了“first insulating layer 104”的形成：“The first insulating layer 104 can then be formed above the substrate 114...”；以及“shallow trench isolation regions 108”的形成：“those skilled in the art will recognize that a normal shallow trench isolation (STI) process can be utilized to form the shallow trench isolation regions 108.” | 目标专利的“隔离层”用于将底部电极层与层间/金属间电介质衬底分开（参见图7A，隔离层704）。对比文件公开了在衬底上形成第一绝缘层104和浅沟槽隔离区108。然而，这些层的作用是作为衬底上的绝缘区和隔离区，与目标专利中专门位于底部电极层和衬底之间、用于电隔离的“隔离层”在结构和功能上均不同。对比文件未公开在层间/金属间电介质衬底上专门沉积用于隔离底部电极的隔离层。 |
| **技术特征B：** 在所述隔离层和第一接触件上沉积第一电极层，所述第一接触件嵌入于所述层间或金属间电介质衬底中，并且延伸穿过所述隔离层<br>**《未公开》** | 说明书描述了“buried doped region 112”、“pedestal collector 110a”、“sub-collector 110b”和“base region 106”的形成（参见第[0022]-[0025]段），以及后续形成“emitter layer 1402”（参见第[0042]段）。 | 目标专利的“第一电极层”是磁性隧道结（MTJ）的底部电极（图7A，710）。对比文件描述的是形成双极结型晶体管（BJT）的发射极层（1402）和相变存储器（PCM）的顶部电极（1904）。对比文件中没有与目标专利权利要求中定义的“第一电极层”（即磁性装置的底部电极）相对应的结构。虽然对比文件有导电层（如发射极层、顶部电极），但其功能、位置和制造顺序均与目标专利的“第一电极层”不同。此外，对比文件未公开“嵌入于层间或金属间电介质衬底中并延伸穿过隔离层的第一接触件”这一特定结构。 |
| **技术特征C：** 在所述第一电极层上与所述第一接触件偏移制造磁性装置<br>**《未公开》** | 说明书描述了在基区（106）上形成发射极层（1402），并在其上形成相变存储器单元（1902, 1904）（参见第[0042], [0048]段）。 | 目标专利的“磁性装置”特指磁性隧道结（MTJ）（参见说明书[0002]段及图7A-B）。对比文件涉及的是相变存储器（PCM）单元，其存储原理是基于相变材料的电阻变化，而非磁性材料的磁极化（参见[0004]-[0006]段）。两者是完全不同原理的存储器件。因此，对比文件没有公开“磁性装置”的制造。 |
| **技术特征D：** 在制造所述磁性装置之后图案化所述第一电极层<br>**《未公开》** | 说明书描述了图案化各种层，例如形成栅极堆栈（302, 304）（第[0027]段）、形成间隔层（502）（第[0029]段）、形成沟槽（902）（第[0034]段）等。 | 目标专利的核心改进点之一是在制造磁性装置（MTJ）之后单独图案化第一电极层（底部电极）（参见说明书[0038]段及图7C）。对比文件没有描述在制造相变存储单元之后，对与之对应的“第一电极层”（如果认为发射极层或基区类似）进行单独的图案化步骤。对比文件的工艺顺序和结构关系与此不同。 |
| **技术特征E：** 在经图案化的第一电极层上沉积顶盖层，所述顶盖层围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层<br>**《未公开》** | 说明书描述了形成“spacer layers 502”（第[0029]段）和“passivation layer 804”（第[0033]段）。 | 目标专利的“顶盖层”（第一顶盖层734和第二顶盖层740）用于在制造过程中保护MTJ的侧壁和顶部，并直接接触隔离层（图7C-D）。对比文件中的“spacer layers”围绕栅极堆栈形成，用于定义源漏注入区域；“passivation layer”是覆盖层。它们在结构、位置和作用上均与目标专利中专门用于保护图案化后的底部电极边缘并接触隔离层的“顶盖层”不同。 |
| **技术特征F：** 将第一电介质层沉积于所述磁性装置及所述第一电极层上<br>**《未公开》** | 说明书描述了沉积“surrounding insulating layer 802”（第[0033]段）和“conformal insulating layer 1702”（第[0046]段）。 | 目标专利的“第一电介质层”（中间金属间电介质层742）用于填充MTJ和底部电极之间的空间并平坦化表面（图7D-E，[0040]段）。对比文件的“surrounding insulating layer”和“conformal insulating layer”用于隔离和形成特定结构（如空腔），其沉积的背景、目的（如形成PCM单元的空腔结构）和工艺顺序与目标专利中在制造MTJ并图案化底部电极后沉积电介质层以进行填充和平坦化的步骤有本质区别。 |
| **技术特征G：** 在沉积所述第一电介质层之后沉积第二电极层<br>**《未公开》** | 说明书描述了在相变层（1902）上形成“top electrode 1904”（第[0048]段）。 | 目标专利的“第二电极层”是顶部电极层（750），其在第一电介质层（742）平坦化之后沉积（图7E，[0042]段）。对比文件中，顶部电极（1904）是在相变层（1902）上形成，而相变层是在发射极接触区（1502）上形成。这个顺序和结构关系（电极/存储介质/底层）与目标专利（电介质/顶部电极/存储介质/底部电极）不同。对比文件没有公开在类似于目标专利“第一电介质层”的层沉积之后，再沉积一个作为“第二电极层”的导电层。 |
| **技术特征H：** 及在沉积所述第二电极层之后图案化所述第二电极层。<br>**《未公开》** | 说明书描述了形成顶部电极（1904），但未明确描述对该电极进行单独的图案化步骤（第[0048]段）。图中显示顶部电极似乎是图案化的，但文本描述未强调此步骤。 | 目标专利明确要求在沉积第二电极层（顶部电极层）之后进行图案化，以形成离散的顶部电极（751）（图7F，[0043]段）。对比文件虽然图示了顶部电极（1904）的图案化形状，但说明书中未明确描述“在沉积第二电极层之后图案化所述第二电极层”这一特定的工艺步骤。本领域技术人员不能毫无疑义地得出对比文件公开了这一具体步骤。 |
| **技术特征I：** 其中所述磁性装置包含磁性隧道结。<br>**《未公开》** | 全文未提及磁性隧道结（MTJ）。说明书涉及的是相变存储器（PCM）（参见[0005]段）。 | 目标专利要求保护的磁性装置 specifically 是磁性隧道结（MTJ）。对比文件公开的存储装置是相变存储器（PCM），其基于硫族化物材料的相变，与基于磁性隧道效应的MTJ在原理、材料和结构上完全不同。因此，该特征未被公开。 |
| **技术特征J：** 其进一步包含将所述磁性隧道结集成到磁性随机存取存储器中。<br>**《未公开》** | 说明书提及磁性随机存取存储器（MRAM）作为非易失性存储器的一个例子（[0004]段），但本发明的主题是相变存储器（PCM）与BJT存取器件的集成（[0002], [0007]段）。 | 目标专利是将MTJ集成到MRAM中。对比文件是将PCM单元与BJT存取器件集成。两者集成的存储器类型不同（MRAM vs PCM）。对比文件没有公开将磁性隧道结集成到磁性随机存取存储器中。 |
| **技术特征K：** 其进一步包含在沉积所述第二电极层之前平坦化所述第一电介质层。<br>**《未公开》** | 说明书提到了进行化学机械抛光（CMP）以使金属衬垫和塞（1002）的表面与周围绝缘层（802）的表面齐平（第[0036]段）。 | 目标专利明确要求在沉积第二电极层（顶部电极层）之前，对第一电介质层（中间金属间电介质层742）进行平坦化（例如通过CMP），以暴露磁性装置的顶部表面（图7E，[0040]段）。对比文件中的CMP步骤是针对金属插塞的形成，发生在不同的工艺阶段（在形成发射极层和PCM单元之前），并非针对“第一电介质层”在沉积“第二电极层”之前的平坦化。作用、时机和对象均不同。 |
| **技术特征L：** 其中沉积顶盖层包含：在制造所述磁性装置之后将第一顶盖层沉积于所述磁性装置上。<br>**《未公开》** | 说明书描述了在形成FET和牺牲存储单元栅极堆栈（302, 304）后，形成间隔层（502）和钝化层（804）（第[0029], [0033]段）。 | 目标专利的“第一顶盖层”是在制造MTJ（磁性装置）之后，直接沉积在MTJ上以进行保护（图7B，[0036]段）。对比文件中的间隔层和钝化层是在形成FET和牺牲栅极堆栈后沉积的，这些堆栈并非磁性装置，且沉积的目的（如定义源漏区、作为蚀刻停止层）与目标专利中保护磁性装置的目的不同。 |
| **技术特征M：** 其中沉积顶盖层进一步包含：在沉积所述第一顶盖层之后蚀刻所述第一顶盖层以暴露所述磁性装置的表面<br>**《未公开》** | 说明书描述了蚀刻步骤以形成存储器单元沟槽（1106）（第[0038]段）。 | 目标专利中，蚀刻（回蚀）第一顶盖层是为了暴露MTJ的顶部表面，以便后续接触（图7D，[0039]段）。对比文件中的蚀刻是为了形成放置发射极层和PCM单元的沟槽，并非针对一个“顶盖层”进行蚀刻以暴露下方“磁性装置”的表面。 |
| **技术特征N：** 及在蚀刻所述第一顶盖层之后且在沉积所述第一电介质层之前，沉积第二顶盖层。<br>**《未公开》** | 未发现相关内容。 | 目标专利描述了在回蚀第一顶盖层后，原位沉积第二顶盖层（740），然后再沉积第一电介质层（742）（图7D，[0039]段）。对比文件中没有描述在类似步骤后沉积“第二顶盖层”的步骤。 |
| **技术特征O：** 其进一步包含：在图案化所述第二电极层之后沉积第二电介质层<br>**《未公开》** | 说明书描述了在形成顶部电极（1904）后，可能涉及后续的绝缘层沉积以进行集成和金属化（第[0049]段及图20A-B），但未明确描述在图案化第二电极层“之后”沉积“第二电介质层”的步骤。 | 目标专利明确要求在图案化顶部电极（第二电极层）之后，沉积顶部金属间电介质层（第二电介质层）（图7G，[0044]段）。对比文件没有明确描述这一具体顺序的步骤。图示的最终结构可能包含绝缘层，但无法确定其是在图案化顶部电极之后专门沉积的“第二电介质层”。 |
| **技术特征P：** 及平坦化所述第二电介质层。<br>**《未公开》** | 同技术特征K，对比文件提到了CMP步骤，但针对的是金属插塞的形成（第[0036]段）。 | 目标专利要求在沉积第二电介质层（顶部金属间电介质层760）后进行平坦化（例如通过CMP）（[0045]段）。对比文件中的CMP步骤发生在工艺的不同阶段（金属插塞形成后），并非针对一个在图案化第二电极层之后沉积的“第二电介质层”进行平坦化。 |
| **技术特征Q：** 其进一步包含：在沉积所述第二电介质层之后图案化到所述第二电极层的电路径<br>**《未公开》** | 说明书描述了图案化沟槽（902）以形成到源漏接触硅化物区域和集电极接触硅化物区域的连接（第[0034]段），以及形成位线（2004）和字线（2002）（第[0049]段）。 | 目标专利要求在沉积第二电介质层后，图案化通孔（762）和/或沟槽（764）以形成到第二电极层（顶部电极）的电路径（图7G-H，[0045]-[0046]段）。对比文件中图案化沟槽（902）的步骤发生在形成PCM单元和顶部电极之前，目的是连接到BJT的接触区，而不是在沉积某个“第二电介质层”之后图案化到“第二电极层”（对比文件的顶部电极1904）的电路径。步骤顺序和连接对象不同。 |
| **技术特征R：** 及用导电材料填充所述电路径。<br>**《直接公开》** | 说明书第[0036]段：“metal liners and plugs 1002 are formed in the trenches. ... the metal liner and plugs 1002 are comprised of a titanium/titanium nitride liner (Ti/TiN) and a tungsten (W) plug.” | 对比文件明确公开了用导电材料（Ti/TiN衬垫和W塞）填充之前形成的沟槽（902）。这与目标专利中用导电材料（如铜）填充电路径（通孔/沟槽）的技术特征相对应。虽然填充的材料可能不同，但“用导电材料填充电路径”这一技术手段被直接公开。 |
| **技术特征S：** 其中图案化所述电路径包含图案化沟槽。<br>**《直接公开》** | 说明书第[0034]段：“trenches 902 are formed ...”。第[0035]段：“the trenches 902 are formed for all areas requiring contacts to the bit-line and the word-line of the memory circuit.” | 对比文件明确公开了图案化沟槽（trenches 902）以形成电路连接。这与目标专利中图案化电路径包含图案化沟槽的技术特征相同。 |
| **技术特征T：** 其中图案化所述电路径进一步包含图案化通孔。<br>**《隐含公开》** | 说明书第[0036]段描述了在沟槽中形成“metal liners and plugs 1002”。术语“plugs”（塞）通常用于填充通孔（via）结构。在集成电路制造中，形成连接到下层接触件的沟槽并填充金属塞，这一过程通常隐含了通孔结构的形成，因为“plug”常指连接不同金属层的垂直互连结构（即通孔）。 | 虽然对比文件主要使用“trenches”和“plugs”的表述，但本领域技术人员结合上下文（形成到接触硅化物区域的连接）和公知常识可以理解，为了形成垂直电连接，所图案化的“电路径”很可能包含通孔结构，并且用“plug”填充也暗示了通孔的存在。因此，可以合理推断对比文件隐含公开了图案化通孔这一技术特征。 |
| **技术特征U：** 其进一步包含在填充所述电路径之后沉积顶部顶盖层。<br>**《未公开》** | 未发现相关内容。 | 目标专利描述了在填充电路径（用导电材料填充通孔/沟槽）之后，沉积一个顶盖膜（[0046]段）。对比文件中没有描述在填充沟槽/金属塞之后沉积“顶部顶盖层”的步骤。 |
| **技术特征V：** 其中同一掩模产生用于图案化所述第二电极层且图案化所述第一电极层的图案。<br>**《未公开》** | 未发现相关内容。 | 目标专利的一个可选特征是使用同一掩模来图案化顶部电极和底部电极（[0030], [0043]段）。对比文件中没有描述使用同一掩模来图案化两个不同的电极层。 |
| **技术特征W：** 其中沉积顶盖层包含：在制造所述磁性装置之后且在沉积所述第一电介质层之前清洁所述磁性装置<br>**《未公开》** | 说明书第[0032]段描述了在形成硅化物化合物之前进行预清洁：“the surfaces are pre-cleaned prior to the metal deposition”。 | 目标专利要求在沉积第一电介质层之前清洁MTJ（磁性装置）（[0037]段提及溅射清洁）。对比文件中的预清洁是针对硅化物形成步骤，发生在工艺的完全不同的阶段（在形成BJT发射极和PCM单元之前很久），且清洁的对象是硅表面以形成硅化物，并非专门在制造“磁性装置”之后和沉积“第一电介质层”之前进行的清洁。目的和时机均不同。 |
| **技术特征X：** 及在清洁所述磁性装置之后将第一顶盖层沉积于所述磁性装置上。<br>**《未公开》** | 同技术特征W，对比文件提到了预清洁步骤，但随后沉积的是金属以形成硅化物（第[0032]段），并非“第一顶盖层”。 | 目标专利要求在清洁之后沉积第一顶盖层（[0037]段）。对比文件中清洁步骤之后进行的是金属沉积和退火以形成硅化物，而不是沉积一个保护性的“顶盖层”。因此，该特征未被公开。 |
| **技术特征Y：** 其进一步包含将所述磁性装置集成于以下各者中的至少一者中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。<br>**《隐含公开》** | 说明书第[0004]段将相变存储器（PCM）列为非易失性存储器的一种，并指出其可用于存储器电路。虽然未明确列出具体设备，但存储器电路是各种电子设备的基本组成部分。 | 目标专利要求将磁性装置（MTJ）集成到各种电子设备中。对比文件公开的相变存储器（PCM）同样是一种非易失性存储器技术。本领域技术人员知晓，诸如PCM、MRAM等存储器技术可以并通常被集成到广泛的电子设备中，包括通信设备、计算机等。尽管对比文件没有明确列举目标专利权利要求中的所有设备类型，但基于对比文件公开的PCM存储器可用于存储器电路这一事实，可以合理推断该存储器电路能够被集成到诸如计算机、通信装置等电子设备中。因此，该特征被隐含公开。 |
<<<R>>><<<S>>><<<t>>><<<y>>>