对比文件名称：2004-04-15_JP2004119897A_发明专利_JP2004119897A Semiconductor memory
目标专利名称：制造磁性随机存取存储器的系统和方法CN102484111B
本次调用的模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述方法包含：将金属层的一部分形成为具有大体上直线状部分的源极线《直接公开》 | 【0041】“電源線ＧＮＤ＜０＞、ＧＮＤ＜１＞の形状も直線となり、図２のレイアウトにおける分岐部ＢＧＮＤ＜００＞〜ＢＧＮＤ＜１１＞のように横方向に引き出す必要がなく、パターンが単純になり、設計、プロセス上で都合がよい。” (译文：电源线GND<0>、GND<1>的形状也变为直线，不需要像图2的布局中的分支部BGND<00>～BGND<11>那样横向引出，图案变得简单，在设计、工艺上较为方便。) | 对比文件明确公开了电源线（GND<0>、GND<1>）的形状为直线。该电源线在对比文件中为接地侧电导线，用于在读取操作时向选中的存储单元提供电流回路，其作用与目标专利中供应电流的“源极线”相同。本领域技术人员能够毫无疑义地确定，形成该直线状电源线的过程即对应于“将金属层的一部分形成为具有大体上直线状部分的源极线”。 |
| **技术特征B**：使用第一通孔将所述源极线在所述大体上直线状部分处耦合到第一晶体管，《直接公开》 | 【0034】“ビット線ＢＬ＜０＞からの電流が、ＭＴＪ素子ＭＴＪ＜００＞、配線ＭＸ、コンタクトＣＸ、配線Ｍ１、ビアＶ１、配線Ｍ０、ドレインコンタクトＣＤ２、ドレイン領域ＤＬ２、チャネル、ソース領域ＤＬ１，**ソースコンタクトＣＤ１**、分岐部ＢＧＮＤ＜００＞、**電源線ＧＮＤ＜０＞**を順次通電することによって...” (译文：来自位线BL<0>的电流，通过MTJ元件MTJ<00>、布线MX、接触CX、布线M1、通孔V1、布线M0、漏极接触CD2、漏极区域DL2、沟道、**源极区域DL1、源极接触CD1**、分支部BGND<00>、**电源线GND<0>**依次通电...) | 对比文件明确描述了读取电流从晶体管源极（DL1）经源极接触（CD1）流向电源线（GND<0>）的路径。其中，“ソースコンタクトCD1”即为连接晶体管源极与电源线分支部（进而连接到主电源线）的导电结构，其作用等同于目标专利中的“通孔”。结合图3所示的截面结构，本领域技术人员能毫无疑义地确定电源线通过通孔（CD1）耦合到了晶体管的源极（即晶体管的一部分）。 |
| **技术特征C**：其中所述第一晶体管经配置以将从所述源极线接收的第一电流供应到第一磁性隧道结装置《直接公开》 | 【0034】“ビット線ＢＬ＜０＞からの電流が、**ＭＴＪ素子ＭＴＪ＜００＞**、配線ＭＸ、コンタクトＣＸ、配線Ｍ１、ビアＶ１、配線Ｍ０、ドレインコンタクトＣＤ２、ドレイン領域ＤＬ２、チャネル、ソース領域ＤＬ１，ソースコンタクトＣＤ１、分岐部ＢＧＮＤ＜００＞、電源線ＧＮＤ＜０＞を順次通電することによって...” (译文：来自位线BL<0>的电流，通过**MTJ元件MTJ<00>**、布线MX、接触CX、布线M1、通孔V1、布线M0、漏极接触CD2、漏极区域DL2、沟道、源极区域DL1，源极接触CD1、分支部BGND<00>、电源线GND<0>依次通电...) | 对比文件明确公开了读取操作的电流路径：从位线BL<0>流经MTJ元件（MTJ<00>），再流经晶体管（MTR<00>的沟道），最后通过源极接触到达电源线。这意味着，在读取操作时，晶体管（MTR<00>）被配置为导通状态，使得电流得以从电源线（GND<0>）经由晶体管流向MTJ元件（MTJ<00>）。这实质上公开了晶体管将从电源线接收的电流供应到MTJ装置的技术特征，作用完全相同。 |
| **技术特征D**：使用第二通孔将所述源极线耦合到第二晶体管，《隐含公开》 | 【0016】“セルアレイブロックＭＢ＜００＞、ＭＢ＜１０＞には４本のビット線ＢＬ＜０＞〜ＢＬ＜３＞および４本の接地側の電源線ＧＮＤ＜０＞〜ＧＮＤ＜３＞が共通に配置される。即ち、メモリセルＭＣ＜００＞，ＭＣ＜１０＞に対してビット線ＢＬ＜０＞、電源線ＧＮＤ＜０＞が共通に配置される。” (译文：在存储阵列块MB<00>、MB<10>中，4条位线BL<0>～BL<3>以及4条接地侧电源线GND<0>～GND<3>被共同配置。即，对于存储单元MC<00>，MC<10>，共同配置有位线BL<0>、电源线GND<0>。) | 对比文件图1的电路图及文字说明显示，同一电源线（如GND<0>）为同一列上不同存储阵列块（如MB<00>和MB<10>）中的多个存储单元（如MC<00>和MC<10>）所共用。这意味着电源线GND<0>必然耦合到MC<00>的晶体管（MTR<00>）和MC<10>的晶体管（MTR<10>）。虽然【0034】段仅详细描述了MC<00>的电流路径，但基于共享电源线的整体电路结构，本领域技术人员能够合理推断，第二个晶体管（MTR<10>）也必定通过类似的结构（例如其自身的源极接触）耦合到同一电源线GND<0>。因此，该特征被隐含公开。 |
| **技术特征E**：其中所述第二晶体管经配置以将从所述源极线接收的第二电流供应到第二磁性隧道结装置《隐含公开》 | 【0016】“メモリセルＭＣ＜００＞〜ＭＣ＜０３＞、ＭＣ＜１０＞〜ＭＣ＜１３＞はそれぞれ磁気抵抗素子である１個の強磁性トンネル素子、即ちＭＴＪ素子ＭＴＪ＜００＞〜ＭＴＪ＜０３＞，ＭＴＪ＜１０＞〜ＭＴＪ＜１３＞および１個のメモリセルトランジスタＭＴＲ＜００＞〜ＭＴＲ＜０３＞，ＭＴＲ＜１０＞〜ＭＴＲ＜１３＞より構成される。” (译文：存储单元MC<00>～MC<03>、MC<10>～MC<13>分别由作为磁阻元件的一个强磁性隧道元件、即MTJ元件MTJ<00>～MTJ<03>，MTJ<10>～MTJ<13>以及一个存储单元晶体管MTR<00>～MTR<03>，MTR<10>～MTR<13>构成。) | 对比文件明确每个存储单元（如MC<10>）均由一个MTJ元件（MTJ<10>）和一个晶体管（MTR<10>）串联构成。结合特征D的论述，第二晶体管（MTR<10>）耦合到电源线（GND<0>）。当该晶体管被对应的读取字线（RWL<1>）激活时，它将导通，形成从电源线GND<0>经晶体管MTR<10>到MTJ元件MTJ<10>的电流路径，从而将电流供应给第二MTJ装置。这是本领域技术人员根据公开的单元结构和电路原理能够直接且合理地推断出的必然操作方式。 |
| **技术特征F**：其中所述第一通孔将所述源极线连接到另一金属层内的分路器，《隐含公开》 | 【0034】“...ソース領域ＤＬ１，ソースコンタクトＣＤ１、**分岐部ＢＧＮＤ＜００＞**、電源線ＧＮＤ＜０＞を順次通電することによって...” (译文：...源极区域DL1，源极接触CD1、**分支部BGND<00>**、电源线GND<0>依次通电...) | 对比文件描述了电流从晶体管源极接触（CD1）流经“分岐部ＢＧＮＤ＜００＞”再到达主电源线GND<0>。此“分岐部”的作用是将来自一个或多个晶体管源极接触的电流汇集并连接到主电源线，这等同于目标专利中“分路器”（如源极接点分路器106）的功能。虽然对比文件未明确说明该分支部位于哪一金属层，但根据图2、3的布局及半导体制造常识，分支部（BGND<00>）和电源线（GND<0>）通常形成于同一金属层（如M0）或通过通孔连接的不同层。结合目标专利说明书【0018】段，源极接点分路器106位于M1层，通过通孔118连接到M2层的源极线120。对比文件的结构在功能上实现了“分路”，本领域技术人员可以理解，为实现该功能，分支部与主电源线之间可能存在类似通孔的连接结构，或者它们被设计为同一导体的不同部分。因此，该特征被隐含公开。 |
| **技术特征G**：且其中所述分路器耦合到：第一源极接点，其耦合到所述第一晶体管的源极端子《直接公开》 | 【0034】“...ソース領域ＤＬ１，**ソースコンタクトＣＤ１**、分岐部ＢＧＮＤ＜００＞...” (译文：...源极区域DL1、**源极接触CD1**、分支部BGND<00>...) | 对比文件明确记载了“ソースコンタクトCD1”（源极接触），该接触直接连接到晶体管的源极区域（DL1），并且电流通过它流向分支部（BGND<00>）。这直接公开了分路器（分支部BGND<00>）耦合到一个源极接点（CD1），而该源极接点连接到晶体管的源极端子（DL1）。作用完全相同。 |
| **技术特征H**：第二源极接点，其耦合到所述第一晶体管的所述源极端子。《未公开》 | 无对应内容。 | 目标专利的该特征强调第一晶体管具有两个源极接点（如116），旨在降低接触电阻（参见说明书【0018】段）。对比文件在【0034】段及所有附图中，对于每个晶体管（如MTR<00>）的源极，仅示出并描述了一个源极接触（CD1）。虽然本领域技术人员可以出于降低电阻的目的而使用多个接触，但对比文件本身并未公开或暗示其存储单元中的晶体管具有多于一个的源极接触连接到分路器。因此，该技术特征未被对比文件公开。 |
| **技术特征I**：其中所述源极线大体上无支路。《隐含公开》 | 【0041】“電源線ＧＮＤ＜０＞、ＧＮＤ＜１＞の形状も**直線となり**、図２のレイアウトにおける分岐部ＢＧＮＤ＜００＞〜ＢＧＮＤ＜１１＞のように横方向に引き出す必要がなく、パターンが単純になり...” (译文：电源线GND<0>、GND<1>的形状也变为**直线**，不需要像图2的布局中的分支部BGND<00>～BGND<11>那样横向引出，图案变得简单...) | 对比文件在【0041】段明确指出了其改进后的布局中，电源线的形状是“直線”（直线），并且特别说明不需要像之前布局（图2）那样具有横向引出的分支部（BGND<00>等）。这描述了电源线本身是直线状且没有从主线横向延伸的支路结构，即“大体上无支路”。虽然这是对比文件中的一个优选实施例，但根据宽松的隐含公开判断标准，本领域技术人员能够从对比文件公开的内容中，合理推断出存在一种电源线为无支路直线的技术方案。 |
| **技术特征J**：其中所述金属层为大体上平面的且定位于与所述第一晶体管相距第一距离处且与所述第二晶体管相距第二距离处。《直接公开》 | 【0027】“層間絶縁膜１０の表面に接地側の電源線ＧＮＤ＜０＞および第１配線層Ｍ０が例えば銅の埋め込み配線により形成される。” (译文：在层间绝缘膜10的表面上，通过例如铜的嵌入布线形成接地侧电源线GND<0>以及第一布线层M0。) 以及图3所示的截面结构。 | 对比文件明确电源线（GND<0>）形成于层间绝缘膜10的表面上（即一个金属层，如M0），该金属层是平面的。图3显示该金属层位于形成有晶体管的半导体基板（SUB）上方，中间隔着层间绝缘膜，因此电源线与晶体管之间存在垂直距离。由于同一电源线（如GND<0>）为沿垂直方向排列的多个晶体管（如MTR<00>和MTR<10>）供电（见图1），该电源线必然位于与这些晶体管不同的距离处。本领域技术人员根据器件结构常识能够毫无疑义地确定这一空间位置关系。 |
| **技术特征K**：其中所述第一距离与所述第二距离大体上相同。《隐含公开》 | 图4所示的布局。 | 对比文件图4的布局显示，电源线（GND<0>）为一条直线，而共享该电源线的多个存储单元（如MC<00>和MC<10>）沿电源线方向排列。在集成电路的规则阵列布局中，同一金属线上的不同连接点到底层晶体管有源区的垂直距离（即通孔深度）通常是设计成一致或大体相同的，以确保工艺均匀性和电学特性一致。尽管对比文件文字未明确描述该距离值，但本领域技术人员根据图4所示的对称、规则的布局，能够合理推断出电源线到其连接的不同晶体管的距离是大体相同的。 |
| **技术特征L**：其中通过使用第三通孔和第四通孔将所述源极线的一部分与另一导电线的大体上直线状部分并联连接。《未公开》 | 无对应内容。 | 目标专利该特征涉及使用额外的并联导线（240）并通过多个通孔（230, 232）连接以降低源极线电阻（参见说明书【0027】、【0030】段）。对比文件全文未提及任何为了降低电源线电阻而特意设置的、与电源线并联的独立导电线及其连接通孔。其降低电源噪声的思路主要在于增加电源线数量及优化布局，而非通过并联导线结构。因此，该技术特征未被对比文件公开。 |
| **技术特征M**：其中形成所述金属层、将所述源极线电连接到所述第一晶体管和将所述源极线电连接到所述第二晶体管由集成到电子装置中的处理器控制。《未公开》 | 无对应内容。 | 该特征是关于制造过程的控制方式，指定了由集成到电子装置中的处理器来执行特定的制造步骤。对比文件JP2004119897A是一项关于半导体存储器器件结构的专利，其说明书内容完全集中于描述器件的电路构成、布局和操作方法，并未涉及任何具体的制造工艺控制方法，更没有提及使用处理器来控制制造步骤。因此，该技术特征未被对比文件公开。 |
<<<A>>><<<B>>><<<C>>><<<d>>><<<e>>><<<f>>><<<G>>><<<i>>><<<J>>><<<k>>>